[发明专利]存储器控制电路单元、存储装置及时钟信号控制方法

权利要求书

1.一种存储器控制电路单元，其特征在于，用以控制易失性存储器模块，所述存储器控制电路单元包括：

存储器接口电路，用以连接至所述易失性存储器模块；以及

存储器控制器，连接至所述存储器接口电路，

其中所述存储器控制器用以通过所述存储器接口电路对所述易失性存储器模块执行存取操作，

所述存储器接口电路用以根据所述存取操作的类型设定第一时钟信号的工作周期，并且

所述存储器接口电路更用以将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。

2.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：

响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及

响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。

3.根据权利要求2所述的存储器控制电路单元，其中所述第一类存取操作为数据读取操作，且所述第二类存取操作为数据写入操作。

4.根据权利要求2所述的存储器控制电路单元，其中所述存储器接口电路更用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的操作包括：

响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。

5.根据权利要求4所述的存储器控制电路单元，其中在所述第二类存取操作完成后，所述存储器接口电路更用以将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。

6.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：

响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。

7.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路更用以将第二时钟信号传送至所述易失性存储器模块，且所述第二时钟信号的工作周期为预设值。

8.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路包括：

内部时钟产生器；以及

第一时钟路径电路，连接至所述存储器控制器、所述内部时钟产生器及所述易失性存储器模块，

其中所述内部时钟产生器用以产生内部时钟信号，

所述第一时钟路径电路用以根据所述内部时钟信号产生所述第一时钟信号，

所述存储器控制器用以根据所述存取操作的所述类型产生致能信号，并且

所述第一时钟路径电路更用以根据所述致能信号调整所述第一时钟信号的所述工作周期。

9.根据权利要求8所述的存储器控制电路单元，其中所述存储器接口电路更包括：

写入路径电路，连接至所述存储器控制器与所述内部时钟产生器，

其中所述写入路径电路用以根据所述致能信号、所述内部时钟信号及内部数据信号产生数据信号，并且

所述存储器接口电路更用以将所述数据信号传送至所述易失性存储器模块。

10.根据权利要求8所述的存储器控制电路单元，其中所述存储器接口电路更包括：

第二时钟路径电路，连接至所述内部时钟产生器与所述易失性存储器模块，

其中所述第二时钟路径电路用以根据所述内部时钟信号产生第二时钟信号，所述第二时钟信号的工作周期为预设值，并且

所述存储器接口电路更用以将所述第二时钟信号传送至所述易失性存储器模块。