[发明专利]一种高带宽裸片的制作方法及高带宽裸片

说明书

本公开提供一种高带宽裸片的制作方法及高带宽裸片，该方法包括：将第一晶圆的第一金属层与第二晶圆的第一金属层键合；减薄第二晶圆的硅基底层，直至暴露出第二晶圆的第一FEOL介质层；在第一FEOL介质层上方搭建第一BEOL介质层；在第一BEOL介质层上方搭建第二晶圆的第二金属层；将第二晶圆的第二金属层与第三晶圆的金属层键合；在本公开中，第二晶圆的上下表面都有金属层，可以同时实现晶圆间的互联连线，极大的提高了芯片的带宽。

技术领域

本公开涉及但不限于半导体制造技术领域，尤其涉及一种高带宽裸片的制作方法及高带宽裸片。

背景技术

芯片(chip)作为一种集成电路，由裸片(die)封装而成，裸片中包括大量的晶体管。不同的芯片有不同的集成规模，大到几亿，小到几十、几百个晶体管。芯片的生产过程就是在晶圆(wafer)表面上形成集成电路，再切割成一片一片的裸片，最后把这些裸片分别进行封装，形成最终的芯片。

目前，还未进行封装的裸片受到2.5D封装和硅通孔(through silicon vias，TSV)键合的限制，带宽有限，对芯片布线有很高要求，设计难度很大。

发明内容

本公开提供一种高带宽裸片的制作方法及其高带宽裸片，以提高芯片的带宽。

第一方面，本公开提供一种高带宽裸片的制作方法，包括：将第一晶圆的第一金属层与第二晶圆的第一金属层键合；减薄第二晶圆的硅基底层，直至暴露出第二晶圆的第一前道工艺(front end of line，FEOL)介质层；在第一FEOL介质层上方搭建第一后道工艺(backend of line，BEOL)介质层；在第一BEOL介质层上方搭建第二晶圆的第二金属层；将第二晶圆的第二金属层与第三晶圆的金属层键合。

在一种可能的实施方式中，上述方法还包括：在第二晶圆的硅基底层与第一FEOL介质层之间插入一牺牲层；减薄第二晶圆的硅基底层，直至暴露出第一FEOL介质层，包括：减薄第二晶圆的硅基底层，直至暴露出牺牲层；减薄牺牲层，直至暴露出第一FEOL介质层。

在第二晶圆的硅基底层与第一FEOL介质层之间插入牺牲层的技术方案，可以在后续减薄第二晶圆的硅基底层时，不损伤第二晶圆的第一FEOL介质层。

在一种可能的实施方式中，上述方法还包括：在第三晶圆的硅基底层中埋入TSV，TSV朝向背离第三晶圆的FEOL介质层的方向延伸。

在一种可能的实施方式中，上述方法还包括：在第一晶圆的硅基底层中埋入硅通孔TSV，TSV朝向背离第一晶圆的第二FEOL介质层的方向延伸。

TSV可以通过垂直互连减小信号延迟，降低电容/电感，实现芯片间的低功耗、高速通讯，并增加带宽，实现芯片集成的小型化。

在一种可能的实施方式中，在将第一晶圆的第一金属层与第二晶圆的第一金属层键合之前，上述方法还包括：减薄第一晶圆的硅基底层，直至暴露出第一晶圆的第二前道工艺FEOL介质层；在第二FEOL介质层上方搭建第三后道工艺BEOL介质层；在第三BEOL介质层上方搭建第一晶圆的第二金属层；将第一晶圆的第二金属层与第四晶圆的金属层键合。

将相邻晶圆的金属层键合，如本公开所述的将第一晶圆的第二金属层与第四晶圆的金属层键合，可以为晶圆之间提供电通路，进一步地，在制作裸片时，可以引入垂直互联金属层，实现晶圆堆叠和先进封装技术，进而减小裸片的尺寸，降低成本。

第二方面，本公开提供一种高带宽裸片，包括：第一晶圆、第二晶圆和第三晶圆；第二晶圆包括相对设置的第一金属层和第二金属层；第二晶圆的第一金属层与第一晶圆的第一金属层键合，第二晶圆的第二金属层与第三晶圆的金属层键合。