[发明专利]基于RRAM阵列的卷积计算瓦片架构及神经网络加速芯片

说明书

本发明提供了一种基于RRAM阵列的卷积计算瓦片架构及神经网络加速芯片，主要由多个计算单元组成的处理阵列、列条件累加模块和行条件累加模块组成。其中计算单元用于实现待处理输入特征图像数据与权重矩阵的乘累加运算；列条件累加模块用于根据计算单元中的第一标记值，将同一列内的计算单元得到的计算结果进行累加；行条件累加模块用于将根据计算单元中的第二标记值，将同一行内的计算单元得到的计算结果的累加。该卷积计算瓦片支持多种卷积核权重映射方法和数据复用策略，可根据需要将多个计算单元组合实现不同规模卷积运算，提高了基于RRAM的卷积计算瓦片架构的处理效率和灵活性。

技术领域

本发明涉及集成电路技术领域，尤其是涉及一种基于RRAM阵列的卷积计算瓦片架构及神经网络加速芯片。

背景技术

阻变随机存储器(Resistive Random Access Memory，RRAM)是一种新兴的信息器件，具有阻值可调、非易失、生产工艺与CMOS工艺兼容、集成密度高等特点。将RRAM采用交叉阵列方式进行互连，调整阵列中每一交叉点上的RRAM到所需阻值，将列线电平箝位到参考电压，在每一行线上施加电压形式的待处理信号，则根据基尔霍夫电流定律，输入信号与RRAM作用产生的电流在列线上累加，即可以看作完成了一次乘累加运算。这一结构应用于神经网络中的卷积运算，可以极大地提高计算效率。当前已有多种基于多RRAM阵列协同实现大规模卷积神经网络的方案，如MAX²、ISAAC、PRIME、Pipelayer等。但是，现有基于RRAM的卷积计算瓦片技术方案中，如ISAAC、PRIME、Pipelayer等，各个RRAM阵列相对独立，阵列内部以及阵列之间均无法进行数据复用，且各阵列计算结果需依次读出，因此数据加载和结果读出所需的延时和功耗均较大；MAX²虽然实现了水平方向滑窗卷积时的阵列间数据复用，但其所支持的权重映射方法单一。综上所述，现有的基于RRAM的卷积计算瓦片架构无法兼顾灵活性和高效性。

发明内容

有鉴于此，本发明的目的在于提供一种基于RRAM阵列的卷积计算瓦片架构及神经网络加速芯片，以提高基于RRAM的卷积计算瓦片架构的处理效率和灵活性。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提供了一种基于RRAM阵列的卷积计算瓦片架构，包括：多个计算单元组成的处理阵列、列条件累加模块和行条件累加模块；计算单元用于实现待处理输入特征图像数据与权重矩阵的乘累加运算；列条件累加模块用于根据计算单元中的第一标记值，将同一列内的计算单元得到的计算结果进行累加；行条件累加模块用于将根据计算单元中的第二标记值，将同一行内的计算单元得到的计算结果的累加。

在一种实施方式中，计算单元包括：阻变随机存储器RRAM阵列、驱动电路、数据寄存器、屏蔽MASK寄存器、列电流读取模块、输出寄存器、计算单元逻辑控制模块。

在一种实施方式中，MASK寄存器用于根据预先写入的屏蔽信号对加载到数据寄存器的数据进行有选择地更新。

在一种实施方式中，数据寄存器用于根据计算单元逻辑控制模块输出的控制信号确定待处理输入特征图像数据的数据来源；其中，数据来源包括：输入总线、同一行右方的计算单元的数据寄存器和/或同一列下方相邻的计算单元的数据寄存器。

在一种实施方式中，计算单元还包括：第一标记寄存器和第二标记寄存器；第一标记寄存器用于存储计算单元的第一标记值；其中，第一标记值用于标记计算单元的计算结果是否与同一列中上方相邻的计算单元的计算结果进行累加；第二标记寄存器用于存储计算单元的第二标记值；其中，第二标记值用于标记计算单元的计算结果是否与同一行中左方相邻的计算单元的计算结果进行累加。