[发明专利]基于RRAM阵列的卷积计算瓦片架构及神经网络加速芯片

权利要求书

1.一种基于RRAM阵列的卷积计算瓦片架构，其特征在于，包括：多个计算单元组成的处理阵列、列条件累加模块和行条件累加模块；

所述计算单元用于实现待处理输入特征图像数据与权重矩阵的乘累加运算；

所述列条件累加模块用于根据所述计算单元中的第一标记值，将同一列内的所述计算单元得到的计算结果进行累加；

所述行条件累加模块用于将根据所述计算单元中的第二标记值，将同一行内的所述计算单元得到的计算结果的累加。

2.根据权利要求1所述的卷积计算瓦片架构，其特征在于，所述计算单元包括：阻变随机存储器RRAM阵列、驱动电路、数据寄存器、屏蔽MASK寄存器、列电流读取模块、输出寄存器、计算单元逻辑控制模块。

3.根据权利要求2所述的卷积计算瓦片架构，其特征在于，所述MASK寄存器用于根据预先写入的屏蔽信号对加载到所述数据寄存器的数据进行有选择地更新。

4.根据权利要求2所述的卷积计算瓦片架构，其特征在于，所述数据寄存器用于根据所述计算单元逻辑控制模块输出的控制信号确定所述待处理输入特征图像数据的数据来源；其中，所述数据来源包括：输入总线、同一行右方的所述计算单元的数据寄存器和/或同一列下方相邻的所述计算单元的数据寄存器。

5.根据权利要求4所述的卷积计算瓦片架构，其特征在于，所述计算单元还包括：第一标记寄存器和第二标记寄存器；

所述第一标记寄存器用于存储所述计算单元的第一标记值；其中，所述第一标记值用于标记所述计算单元的计算结果是否与同一列中上方相邻的所述计算单元的计算结果进行累加；

所述第二标记寄存器用于存储所述计算单元的第二标记值；其中，所述第二标记值用于标记所述计算单元的计算结果是否与同一行中左方相邻的所述计算单元的计算结果进行累加。

6.根据权利要求5所述的卷积计算瓦片架构，其特征在于，所述列条件累加模块用于从上到下依次读取同一列中每个所述计算单元的计算结果、所述第一标记值和所述第二标记值，以及根据当前计算单元的所述第一标记值判断是否将所述当前计算单元的计算结果与所述列条件累加模块的寄存器中暂存的计算结果进行列累加，以及根据下一个计算单元的第一标记值判断是否生成列累加完成标志，并将所述列条件累加模块的寄存器中暂存的第二标记值更新为读取到的所述当前计算单元的第二标记值。

7.根据权利要求6所述的卷积计算瓦片架构，其特征在于，所述行条件累加模块用于从左到右依次读取每一列的所述列条件累加模块的寄存器中的计算结果、所述列累加完成标志和所述第二标记值，以及根据所述列累加完成标志和所述第二标记值判断是否将读取到的所述列条件累加模块的寄存器中的计算结果与所述行条件累加模块的寄存器中暂存的计算结果进行行累加。

8.根据权利要求1所述的卷积计算瓦片架构，其特征在于，所述列条件累加模块和所述行条件累加模块包括多路选择器。

9.一种神经网络加速芯片，其特征在于，包括：多个权利要求1至8任一项所述的基于RRAM阵列的卷积计算瓦片架构；其中，所述基于RRAM阵列的卷积计算瓦片架构之间通过总线连接，或者通过片上网络互连。