[发明专利]存储器电路架构、芯片、电子设备

说明书

本发明公开了一种存储器电路架构、芯片、电子设备，该存储器电路架构包括：控制电路模块、字线驱动电路模块、存储单元模块、运算电路模块；所述存储单元模块包括多个存储单元，所述多个存储单元包括数据存储单元和权重存储单元；所述运算电路模块，用于读取所述数据存储单元及权重存储单元中的数据，并对读出的数据进行逻辑运算；所述字线驱动电路模块，用于为所述存储单元的字线提供驱动信号；所述控制电路模块，用于为所述存储器电路架构中其它模块提供时序控制信号及地址信号。利用本发明，可实现运算能力和正常读写能力的兼容，而且不会对SRAM存储单元的正常读写能力产生影响。

技术领域

本发明涉及数字电路技术领域，具体地涉及一种存储器电路架构、芯片、电子设备。

背景技术

目前，随着人工智能和大数据的发展，对于计算能力的需求日益旺盛。为了满足行业在实时业务、应用智能、安全与隐私保护等方面的基本需求，诞生了就近提供最近端服务的边缘计算，而数量规模庞大的边缘设备又对低功耗技术提出了更严格的需求。

在传统的冯诺依曼架构中，存储器、处理器和运算器分别是完全独立的单元，处理器根据指令从存储器中读取数据，送至运算器中进行运算，最终读出数据并存回到存储器。因此，一方面处理器的工作频率受到所需传输数据的限制，另一方面数据传输产生的能耗在数据处理的整体功耗中占据的比例越来越大。传统冯诺依曼架构在内存容量指数级提升以后，运算器和存储器之间的数据传输带宽成为了瓶颈。在计算中冯诺依曼瓶颈成为了日趋亟待解决的问题。因此，业界提出了存算一体化(compute in memory)的结构，旨在解决冯诺依曼瓶颈。

存算一体化通过在存储器中集成计算模块或者逻辑单元，实现简单的数据运算，从而消除了数据从存储器到运算器再回到存储器的数据传输，可以有效提升CPU的运算速度。

现有技术中提出了一种6T SRAM架构，旨在实现SRAM(Static Random-AccessMemory，静态随机存取存储器)的逻辑运算。区别于传统的6T标准单元，该6T SRAM架构将6T标准单元中两个传输门的栅极相连的一根字线分成两根字线，通过同时开启不同的字线，读出多个存储单元的数据来实现逻辑运算。该方案中基于列方向进行写操作，写操作分为两个周期：第一个周期将选中的字线的存储单元写“1”，第二个周期将选中的字线的存储单元写“0”。此外，字线的电压处于1/2VDD(VDD为电源电压)，字线要满足低于单元干扰电压同时要高于单元保持电压的要求，对于写操作的电压要求较高，同时写周期相较于传统的SRAM写周期也较长。

发明内容

本发明实施例提供一种存储器电路架构、芯片、电子设备，实现存储单元的逻辑运算能力的同时，避免对SRAM存储单元的正常读写能力产生影响，实现运算能力和正常读写能力的兼容。

为此，本发明实施例提供如下技术方案：

一方面，本发明实施例提供一种存储器电路架构，所述电路架构包括：控制电路模块、字线驱动电路模块、存储单元模块、运算电路模块；

所述存储单元模块包括多个存储单元，所述多个存储单元包括数据存储单元和权重存储单元；

所述运算电路模块，用于读取所述数据存储单元及权重存储单元中的数据，并对读出的数据进行逻辑运算；

所述字线驱动电路模块，用于为所述存储单元的字线提供驱动信号；

所述控制电路模块，用于为所述存储器电路架构中其它模块提供时序控制信号及地址信号。

可选地，所述存储单元包括：标准6T SRAM单元、第一读端口单元、第二读端口单元；

所述标准6T SRAM单元具有第一存储节点和第二存储节点；

所述第一读端口单元，用于读取所述第一存储节点；

所述第二读端口单元，用于读取所述第二存储节点。