[发明专利]深沟槽结构及其形成方法

说明书

本发明提供了一种深沟槽结构的形成方法。所述方法包括：在所述晶圆的第一表面上形成沟槽内壁上沉积多层材料层，以通过所述多层材料层之间的相反应力抵消所述沟槽中填充的材料层对所述晶圆的应力作用。在本发明实施例中，利用低压化学气相沉积法(LPCVD)在热氧化层表面上沉积两层以上多晶硅作为多层材料层，且多层材料层中至少有一对材料层具有相反应力，多层材料层的应力相互作用以抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。

技术领域

本发明涉及半导体技术领域，特别涉及一种深沟槽填结构及其形成方法。

背景技术

伴随着半导体制造技术的提高，在电路内的每单位面积(单位信息投影面积)搭载更多且高性能的元件的高密度化正在发展。深沟槽电容(DTC,deep trench capacitor)为一种动态随机存取存储器(DRAM,dynamic random access memory)中常见的电容器结构，其形成于半导体基底中，在半导体基板形成槽(沟道)，进行三维结构化，沟槽深度一般要求大于5微米，深宽比大于10。通过增加深沟槽电容器于半导体基底中的深度可以增加其表面积，从而提高每单位面积的电容密度，即增加其电容量。在深沟槽电容器件的制备过程中，需要在晶圆上包括深沟槽中通过物理气相沉积(PVD,physical vapor deposition)或低压化学气相沉积(LPCVD,low pressure chemical vapor deposition)等方法沉积源材料为SiH₄、SiH₂Cl₂的多晶硅等导电材料层。

在深沟槽电容器中，由于深沟槽图形分布密度大、沟槽深度深，导致导电材料层沉积后，在晶圆正反面累积的应力不一致。应力是因不同材料例如晶圆衬底与薄膜(电介质、金属等)间的不匹配造成的，应力将导致晶圆发生形变产生各种不对称形状的翘曲。炉管LPCVD在晶圆正面和背面都会成膜，但对于仅在晶圆正面成膜的其他薄膜工艺也会产生同样的翘曲问题。应力分为收缩式应力Tensile(正应力)和伸张式应力Compress(负应力)。其中，在沉积的薄膜中，不同的应力产生的缺陷不同，如对应的在沉积正应力材料层时收缩式应力形成小丘状凸出，在沉积负应力材料层时伸张式应力形成破裂。

翘曲度值与应力有明显的关系，应力可以通过测量晶圆曲率半径R在薄膜淀积前后的改变量计算，计量图如附图1a所示，具体公式如下：

其中，该公式中各符号表示：σ:薄膜平均应力(Pa)，E:衬底的杨氏系数，v:衬底的泊松比，E/(1–ν):衬底双轴弹性系数对于(100)Si:E/(1–ν)＝1.805x10¹¹Pa，h:衬底厚度(m)，8寸晶圆厚度725μm＝0.725x10^-3m，t:薄膜厚度(m)，R₁:成膜前衬底曲率半径(m)，R₂:成膜后衬底曲率半径(m)，因此，在曲率半径为+时，下凹，如附图1b所示；在曲率半径为-时，上凸，如附图1c所示，对于平整的裸晶圆，沉积正应力材料层将使晶圆曲率半径为正，沉积负应力材料层将使晶圆曲率半径为负。

并且，翘曲会导致诸多的问题，例如，堆叠膜层脱落、堆叠膜层产生错位、机械手臂搬送过程中产生滑片使晶圆破裂、在光刻工艺中版图对准性能不稳定、光刻精度变差、晶圆难以键合等；此外，在部分的真空吸附工艺制程中，需要使用吸附工具固定住晶圆，若晶圆翘曲度过大，即当曲率半径的绝对值100m，特别是30m时，容易出现因晶圆过于翘曲而出现诸如设备E-CHUCK吸不住晶圆等难以吸附固定的现象，从而导致后续工艺无法进行。这些问题都将会影响后续制程的正常进行，且在300mm晶圆上尤其严重，进而导致产品性能不稳定，并降低产品产出率及良率。

因此，如何改善晶圆的翘曲度，特别是对晶圆的整体应力的控制便越来越重要。

发明内容