[发明专利]一种芯片扫描测试电路及芯片

权利要求书

1.一种芯片扫描测试电路，其特征在于，包括：

至少一个高频逻辑模块(100)以及至少一个低频逻辑模块(200)；

至少一个时钟控制器(300)；

第一时钟输入端(400)，用于接收外部测试时钟信号；

选择模块(500)，所述选择模块(500)的第一输入端与所述时钟控制器(300)连接，所述选择模块(500)第二输入端与所述第一时钟输入端(400)连接，所述选择模块(500)的输出端分别与所述高频逻辑模块(100)以及所述低频逻辑模块(200)连接；

模式控制端(600)，与所述选择模块(500)的受控端连接。

2.根据权利要求1所述的一种芯片扫描测试电路，其特征在于：还包括晶振时钟输入端(310)以及第二时钟输入端(320)，所述时钟控制器(300)的第一输入端与所述晶振时钟输入端(310)连接，所述时钟控制器(300)的第二输入端与所述第二时钟输入端(320)连接。

3.根据权利要求1所述的一种芯片扫描测试电路，其特征在于：还包括晶振时钟输入端(310)，所述时钟控制器(300)的第一输入端与所述晶振时钟输入端(310)连接，所述时钟控制器(300)的第二输入端与所述第一时钟输入端(400)连接。

4.根据权利要求1所述的一种芯片扫描测试电路，其特征在于：所述选择模块(500)包括与所述时钟控制器(300)一一对应的第一数据选择器(510)，所述第一数据选择器(510)的第一输入端与对应的所述时钟控制器(300)连接，所述第一数据选择器(510)的第二输入端与所述第一时钟输入端(400)连接，所述第一数据选择器(510)的输出端与所述高频逻辑模块(100)连接，所述第一数据选择器(510)的受控端与所述模式控制端(600)连接。

5.根据权利要求4所述的一种芯片扫描测试电路，其特征在于：所述选择模块(500)还包括至少一个第二数据选择器(520)，所述第二数据选择器(520)的输入端与所述第一时钟输入端(400)连接，所述第二数据选择器(520)的输出端与所述低频逻辑模块(200)连接，所述第二数据选择器(520)的受控端与所述模式控制端(600)连接。

6.根据权利要求3所述的一种芯片扫描测试电路，其特征在于：还包括反相器(700)，所述模式控制端(600)分别与所述时钟控制器(300)的受控端以及所述反相器(700)的输入端连接，所述反相器(700)的输出端与所述选择模块(500)的受控端连接。

7.根据权利要求6所述的一种芯片扫描测试电路，其特征在于：还包括第一导通控制单元(311)以及第二导通控制单元(312)，所述第一时钟输入端(400)分别与所述第一导通控制单元(311)的输入端以及所述第二导通控制单元(312)的输入端连接，所述第一导通控制单元(311)的输出端与所述时钟控制器(300)连接，所述第二导通控制单元(312)的输出端与所述选择模块(500)的第二输入端连接，所述第一导通控制单元(311)的受控端与所述模式控制端(600)连接，所述第二导通控制单元(312)的受控端与所述反相器(700)的输出端连接。

8.根据权利要求1所述的一种芯片扫描测试电路，其特征在于：所述高频逻辑模块(100)包括第一时序单元(110)、高频逻辑单元(120)、第一扫描输入端(130)、第一扫描使能端(140)以及第一俘获输出端(150)，所述第一时序单元(110)的输入端与所述第一扫描输入端(130)连接，所述第一时序单元(110)的使能端与所述第一扫描使能端(140)连接，所述第一时序单元(110)的时钟端与所述选择模块(500)的输出端连接，所述高频逻辑单元(120)与所述第一时序单元(110)连接，所述第一时序单元(110)的输出端与所述第一俘获输出端(150)连接。