[发明专利]一种氮化镓功率器件的驱动电路

权利要求书

1.一种氮化镓功率器件的驱动电路，其特征在于，包括高电平输入端、低电平输入端、驱动输出端、VDD电压端、VB电压端、Vs端、输入级驱动电路、自适应死区电路、两个移位电路、两个输出级驱动电路、负压检测电路、第一电阻、第二电阻、第三电阻、第四电阻、第十一PMOS管和第十一NMOS管，两个输出级驱动电路包括第一输出级驱动电路和第二输出级驱动电路，两个移位电路包括高电平移位电路和低电平移位电路；

所述输入级驱动电路的第一输入端与所述高电平输入端连接，所述输入级驱动电路的第二输入端与所述低电平输入端连接，所述输入级驱动电路的高电平输出端与自适应死区电路的高电平输入端连接，所述输入级驱动电路的低电平输出端与自适应死区电路的低电平输入端连接；

所述自适应死区电路的高电平输出端与高电平移位电路的第二输入端和低电平移位电路的第四输入端连接，所述自适应死区电路的低电平输出端与高电平移位电路的第一输入端和低电平移位电路的第三输入端连接；所述高电平移位电路的高电平输出端与第一输出级驱动电路的输入端连接，所述低电平移位电路的低电平输出端与第二输出级驱动电路的输入端连接；

所述第一输出级驱动电路的高电平输出端经第一电阻与第十一PMOS管的栅极连接，所述第一输出级驱动电路的低电平输出端经第二电阻与第十一PMOS管的栅极连接；所述第二输出级驱动电路的高电平输出端经第三电阻与第十一NMOS管的栅极连接，所述第二输出级驱动电路的低电平输出端经第四电阻与第十一NMOS管的栅极连接；所述第十一PMOS管的漏极接电源电压，所述第十一PMOS管的源极与第十一NMOS管的漏极连接，所述第十一NMOS管的源极接地，所述第十一PMOS管的源极与第十一NMOS管的漏极的连接点与所述驱动输出端连接；

所述负压检测电路的输入端与Vs端连接，所述Vs端与驱动输出端连接，所述负压检测电路的输出端与自适应死区电路的控制端连接，所述高压电平移位电路的电源端和第一输出级驱动电路的电源端均与VB电压端连接，所述输入级驱动电路的电源端、低压电平移位电路的电源端和第二输出级驱动电路的电源端均与VDD电压端连接。

2.根据权利要求1所述的一种氮化镓功率器件的驱动电路，其特征在于，所述驱动电路还包括钳位保护电路，所述钳位保护电路的第一控制端与VB电压端连接，所述钳位保护电路的输出端与高电平移位电路的钳位保护端连接，所述负压检测电路的输出端与钳位保护电路的第二控制端连接，所述钳位保护电路的电源端与VDD电压端连接。

3.根据权利要求1所述的一种氮化镓功率器件的驱动电路，其特征在于，所述输入级驱动电路包括第一或非门、第一与非门、第一非门、第二非门、第三非门、第四非门和第五非门；所述第一与非门的第一输入端作为输入级驱动电路的高电平输入端，所述第一与非门的输出端与第一非门的输入端连接，所述第一非门的输出端与第二非门的输入端连接，所述第二非门的输出端与第三非门的输入端连接，所述第三非门的输出端与第一或非门的第一输入端连接，所述第三非门的输出端作为输入级驱动电路的高电平输出端；所述第一或非门的第二输入端作为输入级驱动电路的低电平输入端，所述第一或非门的输出端与第四非门的输入端连接，所述第四非门的输出端与第五非门的输入端连接，所述第五非门的输出端与第一与非门的第二输入端连接，所述第五非门的输出端作为输入级驱动电路的低电平输出端。

4.根据权利要求1所述的一种氮化镓功率器件的驱动电路，其特征在于，所述自适应死区电路包括第六非门、第七非门、第二与非门、第三与非门、第一异或门、第二异或门、第一动态延迟单元和第二动态延迟单元；

所述第六非门的输入端作为自适应死区电路的高电平输入端，所述第六非门的输出端与第二与非门的第一输入端和第一异或门的第一输入端连接，所述第一动态延迟单元的输入端与第六非门的输入端连接，所述第一动态延迟单元的输出端与第一异或门的第二输入端连接，所述第一异或门的输出端与第三与非门的第一输入端连接；

所述第七非门的输入端作为自适应死区电路的低电平输入端，所述第七非门的输出端与第二异或门的第二输入端第三与非门的第二输入端连接，所述第二动态延迟单元的输入端与第七非门的输入端连接，所述第二动态延迟单元的输出端与第二异或门的第一输入端连接，所述第二异或门的输出端与第二与非门的第二输入端连接，所述第三与非门的输出端作为自适应死区电路的高电平输出端。