[发明专利]半导体芯片封装结构

说明书

提供芯片封装结构，芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分。芯片封装结构包含芯片结构位于重布线结构上方。芯片封装结构包含导电屏蔽膜设置于芯片结构和末端扩大部分的第一侧壁上方，导电屏蔽膜电性连接至接地线，末端扩大部分的厚度从主要部分增加至导电屏蔽膜。

本申请为分案申请，其母案申请的申请号为201710432643.7，申请日为2017年6月9日，发明名称为“半导体芯片封装结构”。

技术领域

本公开实施例涉及半导体技术，且特别涉及半导体芯片封装结构。

背景技术

半导体集成电路(integrated circuit，IC)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性。

在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。

然而，由于部件(feature)尺寸持续缩减，制造工艺持续变的更加难以实施，且半导体装置的效能容易受到影响。举例来说，电磁干扰(electromagnetic interference，EMI)对于大多数的半导体装置是个挑战。电磁干扰可干扰、降低或限制半导体装置的效能。

发明内容

在一些实施例中，提供芯片封装结构，此芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，其中接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分；芯片结构位于重布线结构上方；以及导电屏蔽膜设置于芯片结构和末端扩大部分的第一侧壁上方，其中导电屏蔽膜电性连接至接地线，且其中末端扩大部分的厚度从主要部分增加至导电屏蔽膜。

在一些其他实施例中，提供芯片封装结构，此芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，其中接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分，其中末端扩大部分的最大厚度大于主要部分的最大厚度，其中末端扩大部分定义第一侧壁，且其中介电结构不覆盖第一侧壁的至少一部分；芯片结构位于重布线结构上方；以及导电屏蔽膜设置于芯片结构上方并通过末端扩大部分电性连接至接地线。

在另外一些实施例中，提供芯片封装结构的形成方法，此方法包含提供第一芯片结构、第二芯片结构和围绕第一芯片结构和第二芯片结构的模塑化合物层；形成重布线结构于第一芯片结构、第二芯片结构和模塑化合物层上方，其中重布线结构包含介电结构和在介电结构中的接地线；实施机械性单切工艺于第一芯片结构与第二芯片结构之间以切割穿透模塑化合物层、介电结构和接地线，以形成第一芯片封装结构和第二芯片封装结构，并在接地线中产生从第一和第二芯片封装结构的单切侧壁分别暴露出的末端扩大部分；以及分别形成第一导电屏蔽膜和第二导电屏蔽膜于第一芯片封装结构和第二芯片封装结构上方，其中第一和第二导电屏蔽膜分别电性连接至从第一和第二芯片封装结构的各自的单切侧壁暴露出的末端扩大部分。

附图说明

根据以下的详细说明并配合所附附图可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1A-图1O为依据一些实施例的形成芯片封装结构的工艺的各种阶段的剖面示意图。

图1M-1为依据一些实施例的图1M的一区域的放大剖面示意图。

图1M-2为依据一些实施例的图1M的接地线的放大上视图。

图1N-1为依据一些实施例的图1N中的托盘(tray)的上视图。