[发明专利]一种PHY数据传输系统

权利要求书

1.一种PHY数据传输装置，其特征在于，包括:数据接收转发模块、协议处理模块、仲裁控制器、ARM和上位机；

所述数据接收转发模块具有一耦接外部设备硬件接口的PHY数据接收器，所述PHY数据接收器用于接收外部设备发送的数据；

所述数据接收转发模块还具有一DDR数据发送器，且所述PHY数据接收器接收的数据通过DDR数据发送器发送到协议处理模块中；

所述数据接收转发模块与协议处理模块采用并口通信方式；

所述数据接收转发模块输出端包括：用于接收信号的ready信号线、用于判断信号是否有效的valid信号线、用于发送数据的data信号线和用于控制上升沿和下降沿的clk时钟信号线；

所述协议处理模块包括：DDR接收器、RAM、FIFO和DMA；其中，DDR为双倍数据速率；RAM为存储器；FIFO为先进先出阵列；DMA为内存访问模块；

所述ready信号线、valid信号线、data信号线和clk时钟信号线均加载到DDR接收器的输入端；

所述DDR接收器与FIFO通过信号线fifo_we连接，且所述DDR接收器与RAM之间通过信号线ram_we连接，且所述FIFO与DMA之间采用AXIS协议通信；

所述DDR仲裁控制器与协议处理模块中的DMA采用AXI协议通信，且DDR仲裁控制器与RAM采用SPI协议通信；

所述DMA和RAM均通过SPI协议与ARM通信，且DMA具有DMA长度寄存器：DMA_LENGTH_REG、DMA_LENGTH_REG_d1和DMA_LENGTH_REG_d2；且RAM具有RAM长度寄存器：RAM_LENGTH_REG。

2.根据权利要求1所述的一种PHY数据传输装置，其特征在于：所述ready信号线为高电平且所述valid信号线为高电平时，DDR数据发送器发送到DDR接收器的数据有效。

3.根据权利要求1所述的一种PHY数据传输装置，其特征在于：所述PHY数据接收器发送8个字节给DDR数据发送器，所述data信号线通过在clk时钟信号线上升沿和下降沿时分别发送4个字节到DDR接收器，将数据接收转发模块与协议处理模块之间的总线数量减少一半。

4.根据权利要求1所述的一种PHY数据传输装置，其特征在于：所述协议处理模块在向ARM内存传输数据之前，所述DDR仲裁控制器对ARM内存先申请访问，当ARM内存空闲时，ARM再通过SPI协议读取DMA和RAM中的数据。

5.根据权利要求1所述的一种PHY数据传输装置，其特征在于：所述FIFO与RAM通过信号线fifo_we和信号线ram_we同步接收DDR数据接收器传输的数据；且，

所述FIFO接收数据后不断的累加并写入到DMA中；且，

所述RAM接收数据后以设定的字节数为周期进行更新。

6.根据权利要求1所述的一种PHY数据传输装置，其特征在于：所述ARM定时通过SPI协议查询DMA的长度寄存器，将设定的字节数的整数倍数据通过DMA传输到ARM的内存中；且，

所述ARM定时通过SPI协议查询RAM的长度寄存器，将不足设定的字节数的数据通过RAM传输到ARM的内存中。

7.根据权利要求1所述的一种PHY数据传输装置，其特征在于：所述clk时钟信号线的时钟频率为100M，且数据接收转发模块与协议处理模块的数据位宽为4，且clk时钟信号线具有上升沿和下降沿有效，从而传输速率达到100×4×2＝800Mbps。