[发明专利]行间转移电荷耦合器件像元结构

说明书

本发明涉及一种行间转移电荷耦合器件像元结构，包括衬底，所述衬底上设置有光敏区和垂直区，所述光敏区的四周环绕设置有一圈第一沟阻；所述垂直区设置有埋沟，所述垂直区的远离光敏区的一侧设置有第二沟阻；在所述光敏区和垂直区之间设置有读出势垒，在所述垂直区和读出势垒的上端覆盖有栅氧，所述栅氧的上端覆盖有垂直驱动相；光敏区上覆盖有p⁺层，所述p⁺层的外沿交叠在第一沟阻上；所述p⁺层在邻近读出势垒的位置处设置有p⁺层留白区域。本发明中，通过在p⁺层邻近读出势垒的位置处设置p⁺层留白区域，能够避免形成阻挡势垒，从而在电荷转移时形成阶梯形貌电势分布，电荷信号可以顺畅的从光敏区读出至垂直区。

技术领域

本发明属于行间转移CCD技术领域，涉及一种行间转移电荷耦合器件像元结构。

背景技术

行间转移CCD像元主要由光敏区2、垂直区构成，入射光在光敏区2产生电荷信号，电荷信号在垂直区读出脉冲电平作用下转移至垂直CCD势阱，最后由外围电路采样读出。如图1所示，行间转移CCD光敏区2表面可以制作p⁺层5 以降低光敏区2表面暗电流；由于光敏区2的p⁺层5与读出势垒7区域无缝衔接，在后续工艺制作过程中，会存在与温度相关的工艺，使得光敏区2上的p⁺层5横向扩散至读出势垒7区域。如图2所示，基于半导体物理理论，读出势垒7以及位于其上的栅氧9、多晶硅栅10(即垂直驱动相)构成经典的MOS管，由于p⁺层5硼离子注入剂量在10¹³/cm²量级，而读出势垒7区域硼离子注入剂量在10¹²/cm²量级，若p⁺层5硼掺杂扩散进入读出势垒7区域使得掺杂分布不均匀，在MOS管栅压作用下，可能会在读出势垒7区域形成一个阻挡势垒20，使得光敏区2产生的电荷即使在高压读出脉冲电平作用下亦不能有效转移至垂直区，表象是器件没有光响应或者响应很弱，影响CCD高质量成像，但是现有技术尚无很好的解决办法。

发明内容

针对上述现有技术的不足，本发明所要解决的技术问题是：提供一种行间转移电荷耦合器件像元结构。

为达到上述目的，本发明提供如下技术方案：

一种行间转移电荷耦合器件像元结构，包括衬底，所述衬底上设置有光敏区和垂直区，所述光敏区的四周环绕设置有一圈第一沟阻；所述垂直区位于光敏区的一侧，所述垂直区的远离光敏区的一侧设置有第二沟阻；在所述光敏区和垂直区之间设置有读出势垒，在所述垂直区和读出势垒的上端覆盖有栅氧，所述栅氧的上端覆盖有垂直驱动相；光敏区上覆盖有p⁺层，所述p⁺层的外沿交叠在第一沟阻上；所述p⁺层在邻近读出势垒的位置处设置有p⁺层留白区域。

进一步的，所述衬底为P型衬底。

进一步的，所述衬底为N型衬底，所述N型衬底制作有p阱，所述p阱位于光敏区和垂直区的下方。

进一步的，所述p⁺层与第一沟阻的交叠宽度为0.2μm。

进一步的，所述p⁺层为采用低能量、高剂量硼注入工艺形成的浅结高掺杂浓度分布。

进一步的，在通过硼离子注入形成p⁺层时，注入能量为10keV～20keV，注入剂量为1e13cm^-2～1e14cm^-2。

进一步的，形成p⁺层的硼注入工艺在垂直驱动相的多晶硅的工艺之后进行。

进一步的，所述p⁺层留白区域为在形成p⁺层的过程中，未进行硼离子注入的区域。