[发明专利]半导体封装

说明书

一种半导体封装包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二、第三和第四半导体芯片中的每个包括包括在第一方向上交替布置的第一组接合焊盘和第二组接合焊盘以及分别选择性地连接到第一组接合焊盘的输入/输出(I/O)电路。第一、第二和第三半导体芯片中的每个包括电连接到第一组接合焊盘的第一组贯穿电极和电连接到第二组接合焊盘的第二组贯穿电极。

技术领域

一些示例实施方式涉及半导体封装和/或制造半导体封装的方法。更具体地，一些示例实施方式涉及包括使用穿透硅通路堆叠的半导体芯片的半导体封装和/或其制造方法。

背景技术

高带宽存储器(HBM)装置可以包括垂直堆叠的存储器管芯(芯片)。存储器管芯可以通过诸如贯穿硅通路(TSV)的穿透电极彼此电连接。当实现宽带存储器封装产品时，可以应用片上芯片工艺技术，并且数据输入/输出(I/O)的数量可以增加以提高存储性能。然而，输入/输出贯穿硅通路的数量可能是增加I/O通道数量的重要因素，但是由于由I/O驱动器电路占据的空间，可能难以减小贯穿硅通路的节距。

发明内容

一些示例实施方式提供了一种具有改善的输入/输出接口的半导体封装。

一些示例实施方式提供了一种制造半导体封装的方法。

根据一些示例实施方式，一种半导体封装包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二、第三和第四半导体芯片中的每个包括在第一方向上交替布置的第一组接合焊盘和第二组接合焊盘以及分别选择性地连接到第一组接合焊盘的输入/输出(I/O)电路。第一、第二和第三半导体芯片中的每个包括电连接到第一组接合焊盘的第一组贯穿电极和电连接到第二组接合焊盘的第二组贯穿电极。

根据一些示例实施方式，一种半导体封装包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二和第三半导体芯片中的每个包括在第一方向上交替布置的第一组贯穿电极和第二组贯穿电极以及分别选择性地连接到第一组贯穿电极的输入/输出(I/O)电路。第一半导体芯片和第三半导体芯片的第一组贯穿电极分别电连接到第二半导体芯片的第二组贯穿电极，并且第一半导体芯片和第三半导体芯片的第二组贯穿电极分别电连接到第二半导体芯片的第一组贯穿电极。

根据一些示例实施方式，一种半导体封装包括顺序地一个堆叠在另一个上并且通过导电连接构件彼此电连接的第一、第二、第三和第四半导体芯片。第一、第二、第三和第四半导体芯片中的每个包括：彼此相反的第一表面和第二表面；在第一表面上沿第一方向交替布置的第一组接合焊盘和第二组接合焊盘；以及分别选择性地连接到第一组接合焊盘的输入/输出(I/O)电路。第一、第二和第三半导体芯片中的每个进一步包括：第一组贯穿电极，电连接到第一组接合焊盘；以及第二组贯穿电极，电连接到第二组接合焊盘。第一半导体芯片和第三半导体芯片的第一组接合焊盘分别电连接到第二半导体芯片和第四半导体芯片的第二组接合焊盘，第一半导体芯片和第三半导体芯片的第二组接合焊盘分别电连接到第二半导体芯片和第四半导体芯片的第一组接合焊盘。

根据一些示例实施方式，一种半导体封装可以包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二和第三半导体芯片中的每个可以包括在第一方向上交替布置的第一组贯穿电极和第二组贯穿电极。第一组贯穿电极可以分别选择性地连接到每个半导体芯片的I/O电路。第二组贯穿电极可以不连接到I/O电路。

由于第二组贯穿电极未连接至I/O电路，所以可以不在其中形成第二组贯穿电极的区域周围提供额外的I/O电路区域。因此，可以减小数据输入/输出(I/O)贯穿电极之间的节距。因此，半导体封装可以提供具有更大量贯穿硅通路的输入/输出(TSV I/O)结构，从而实现宽带接口。

附图说明

通过以下结合附图进行的详细说明，将更清楚地理解一些示例实施方式。图1至图25表示如在这里描述的非限制性示例实施方式。

图1是示出根据一些示例实施方式的半导体封装的截面图。