[发明专利]一种低压超结沟槽MOS器件的制备方法及结构有效
申请号: | 202210924492.8 | 申请日: | 2022-08-03 |
公开(公告)号: | CN115020240B | 公开(公告)日: | 2023-03-28 |
发明(设计)人: | 刘厚超;黄宇萍;马一洁;张雨;苏亚兵;苏海伟 | 申请(专利权)人: | 上海维安半导体有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06;H01L29/78 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 党蕾 |
地址: | 201323 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 低压 沟槽 mos 器件 制备 方法 结构 | ||
1.一种低压超结沟槽MOS器件的制备方法,其特征在于,包括:
步骤S1,提供一第一导电类型的衬底,并于所述衬底上形成第一导电类型的外延层;
步骤S2,于所述外延层的有源区进行至少一个第二导电类型的柱区的光刻,每一所述柱区按照一第一预设次数注入形成;
步骤S3,于所述外延层的外围区进行第二导电类型的浮岛的光刻,所述浮岛按照一第二预设次数注入形成,然后对所述柱区和所述浮岛进行退火,所述浮岛靠近所述有源区设置;
步骤S4,于所述外延层的有源区形成浅沟槽,所述浅沟槽位于所述柱区的两侧,且所述浅沟槽的底部设有一预设厚度的硬掩蔽层,所述浅沟槽的侧壁设有栅氧化层;以及
于所述外延层的外围区形成深沟槽,所述深沟槽的底部和侧壁设有场氧化层,所述浅沟槽和所述深沟槽内形成多晶硅层,所述深沟槽的底部贯穿所述外延层至所述衬底中;
步骤S5,于所述柱区和所述浮岛的上方进行第二导电类型的体区的自对准注入和退火,然后于所述体区的上方进行第一导电类型的注入区的注入和退火;
步骤S6,于器件的上方进行介质层的淀积和多个接触孔的刻蚀,多个所述接触孔自所述介质层的上表面向下延伸至所述体区和靠近所述有源区的第一个所述深沟槽内;随后,进行金属层的淀积和刻蚀。
2.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S4具体包括:
步骤S41,于所述外延层的有源区进行浅沟槽的刻蚀,所述浅沟槽位于所述柱区的两侧;
步骤S42,于所述外延层的上方和所述浅沟槽内淀积形成硬掩蔽层;
步骤S43,以所述硬掩蔽层为掩蔽,于所述外延层的外围区进行深沟槽的刻蚀,并于所述深沟槽的底部和侧壁生长场氧化层;
步骤S44,进行第一次多晶硅的淀积,然后进行刻蚀或研磨,去除所述硬掩蔽层上方的多余的所述多晶硅;
步骤S45,对所述硬掩蔽层进行湿法腐蚀,于所述浅沟槽的槽底残留一预设厚度的所述硬掩蔽层;
步骤S46,于所述浅沟槽的侧壁进行栅氧化层的生长,然后进行第二次多晶硅的淀积和反刻,使所述多晶硅与所述外延层齐平。
3.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S2中,于所述外延层的有源区进行至少一个第二导电类型的柱区的光刻,之前还包括:
于所述外延层的上方形成光阻层。
4.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S2中,所述第一预设次数为3~6次;
注入能量为[300KEV,3MEV]。
5.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S3中,所述第二预设次数为1~4次;
所述浮岛的注入杂质为B;
退火温度为1000℃,退火时间为60min。
6.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S4中,所述浅沟槽的深度为[0.9 um,1.8um]。
7.根据权利要求2所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S44中,所述多晶硅层的淀积厚度为[0.8 um ,1.2um]。
8.根据权利要求2所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S45中,所述预设厚度为2000Å。
9.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法,其特征在于,所述步骤S4中,所述栅氧化层的生长厚度为[300 Å ,600Å]。
10.一种低压超结沟槽MOS器件的结构,其特征在于,采用如权利要求1-9任意一项所述的低压超结沟槽MOS器件的制备方法制备得到,包括:
第一导电类型的衬底;
第一导电类型的外延层,设置于所述衬底的上方;
至少一个第二导电类型的柱区,形成于所述外延层的有源区,且每一所述柱区按照一第一预设次数注入形成;
第二导电类型的浮岛,形成于所述外延层的外围区,且所述浮岛按照一第二预设次数注入形成;
浅沟槽,形成于每一所述柱区的两侧,所述浅沟槽的底部设有一预设厚度的硬掩蔽层,所述浅沟槽的侧壁设有栅氧化层;
深沟槽,形成于所述外延层的外围区,所述深沟槽的底部和侧壁设有场氧化层;
多晶硅层,分别设置于所述浅沟槽和所述深沟槽内;
第二导电类型的体区,形成于所述柱区和所述浮岛的上方;
第一导电类型的注入区,形成于所述体区的上方;
介质层,形成于所述外延层的上方;
多个接触孔,多个所述接触孔自所述介质层的上表面向下延伸至所述体区和靠近所述有源区的第一个所述深沟槽内;
金属层,覆盖器件的上方。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海维安半导体有限公司,未经上海维安半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210924492.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造