[发明专利]一种高可靠性的IGBT芯片及其制作方法

说明书

本发明提供了一种高可靠性的IGBT芯片及其制作方法，该IGBT芯片包括：元胞区和终端区；所述元胞区包括多晶硅衬底、栅极氧化层、多晶硅栅极区、第一P阱区、第二P阱区、N型掺杂区、P+接触区、绝缘介质层、正面金属层、钝化层、背面缓冲层，背面阳极区以及背面金属层，其中，所述第一P阱区和第二P阱区位于所述多晶硅栅极区的两侧区域，且第一P阱区的深度大于第二P阱区的深度。本发明能够在器件处于阻断状态时，沟槽栅两侧的较深的第一P阱区与N漂移层之间的PN结耗尽层扩展，将沟槽底部区域完全包裹，能够有效的屏蔽外部电场，降低沟槽底部栅氧处承受的电场应力，从而提升了器件的长期使用可靠性。

技术领域

本发明涉及IGBT芯片制备技术领域，具体涉及一种高可靠性的IGBT芯片及其制作方法。

背景技术

IGBT是一种大功率半导体分立器件，结合了MOS器件高开关频率，易于控制和BJT器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。在传统的平面栅IGBT元胞结构中，MOS沟道电流在水平方向流动，Pwell与N-漂移区之间的PN结耗尽层扩展，会在电流由水平转向垂直方向的拐弯处形成JFET效应，增大了导通路径上的电阻。另一方面，由于沟道在水平方向，占用了芯片的表面积，限制了元胞尺寸的进一步缩小。

随着沟槽刻蚀技术在IGBT器件中的成熟应用，成功地将沟道电流由水平方向变成垂直方向，有效消除了平面栅元胞的JFET效应，同时缩小了元胞尺寸，使得沟道密度不再受制于芯片表面积，提高了元胞密度，从而大幅度提升芯片电流密度。然而，在沟槽型的IGBT元胞结构中，沟槽底部的栅氧更加靠近阴极侧PN结的位置，当器件处于阻断状态时，该位置会比平面型的栅氧承受更大的电场应力，从而导致沟槽型元胞的栅氧可靠性降低。

发明内容

有鉴于此，本发明提供了一种高可靠性的IGBT芯片制作方法，当器件处于阻断状态时，沟槽栅两侧的深P阱与N漂移层之间的PN结耗尽层扩展，将沟槽底部区域完全包裹，能够有效的屏蔽外部电场，降低沟槽底部栅氧处承受的电场应力，从而提升了器件的长期使用可靠性。

为了实现上述目的，本发明提供了一种高可靠性的IGBT芯片，包括元胞区和终端区；

所述元胞区包括多晶硅衬底、栅极氧化层、多晶硅栅极区、第一P阱区、第二P阱区、N型掺杂区、P+接触区、绝缘介质层、正面金属层、钝化层、背面缓冲层，背面阳极区以及背面金属层，其中，所述第一P阱区和第二P阱区位于所述多晶硅栅极区的两侧区域，且第一P阱区的深度大于第二P阱区的深度。

优选的，所述制作方法包括如下步骤：

S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层；

S2、栅氧化层生长与多晶硅电极形成；

S3、第一次多晶硅刻蚀与P阱区掺杂；

S4、第二次多晶硅刻蚀与P阱区掺杂；

S5、N型源区掺杂；

S6、隔离介质层淀积与接触孔刻蚀；

S7、正面金属化与钝化层形成；

S8、晶圆背面减薄与金属化。

优选的，所述步骤S3，具体包括：

晶圆翻转，去除背面多晶硅，晶圆翻转，清洗，第一次多晶硅刻蚀，元胞区保留沟槽两侧区域，终端区保留全部图形；

元胞区第一次自对准注入B+离子，去胶后杂质推进，形成P阱区。

优选的，所述步骤S4，具体包括：

第二次多晶硅刻蚀，无掩膜整面刻蚀，形成元胞区栅电极和终端区Busbar走线；