[发明专利]一种高可靠性的IGBT芯片及其制作方法有效
申请号: | 202210905801.7 | 申请日: | 2022-07-29 |
公开(公告)号: | CN114975602B | 公开(公告)日: | 2022-11-08 |
发明(设计)人: | 刘坤;刘杰 | 申请(专利权)人: | 深圳芯能半导体技术有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/739;H01L21/331 |
代理公司: | 深圳卓启知识产权代理有限公司 44729 | 代理人: | 刘新子 |
地址: | 518000 广东省深圳市龙岗区宝龙*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 可靠性 igbt 芯片 及其 制作方法 | ||
1.一种高可靠性的IGBT芯片的制作方法,其特征在于,所述高可靠性的IGBT芯片包括元胞区和终端区;
所述元胞区包括多晶硅衬底、栅极氧化层、多晶硅栅极区、第一P阱区、第二P阱区、N型掺杂区、P+接触区、绝缘介质层、正面金属层、钝化层、背面缓冲层,背面阳极区以及背面金属层,其中,所述第一P阱区和第二P阱区位于所述多晶硅栅极区的两侧区域,且第一P阱区的深度大于第二P阱区的深度;
终端区的包括多晶硅衬底,终端P型主结与场限环,沟槽型多晶硅栅极的Busbar走线、USG/BPSG介质层、栅极金属、源极金属、PI胶钝化层、背面Buffer层,背面阳极区以及背面金属层;
所述制作方法包括如下步骤:
S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层;
S2、栅氧化层生长与多晶硅电极形成;
S3、晶圆翻转,去除背面多晶硅,晶圆翻转,清洗,第一次多晶硅刻蚀,元胞区保留沟槽两侧区域,终端区保留全部图形,元胞区第一次自对准注入B+离子,注入剂量为1E13-5E14,注入能量为120-300keV,去胶后杂质推进,温度1050-1150℃,时间200-350min,形成P阱区;
S4、第二次多晶硅刻蚀,无掩膜整面刻蚀,形成元胞区栅电极和终端区Busbar走线,元胞区第二次注入B+离子,注入剂量为5E12-1E14,注入能量80-140keV,杂质推进,温度900-1150℃,时间90-150min,元胞区氧化层刻蚀,氧化层厚度减薄至100-500A;
S5、N型源区掺杂;
S6、隔离介质层淀积与接触孔刻蚀;
S7、正面金属化与钝化层形成;
S8、晶圆背面减薄与金属化。
2.根据权利要求1所述的高可靠性的IGBT芯片的制作方法,其特征在于,所述步骤S1,具体包括:
选择N型多晶硅衬底,采用湿氧工艺进行场氧化层生长;
终端区场限环区域选择性腐蚀场氧化层,B+离子注入,去胶后杂质推进。
3.根据权利要求1所述的高可靠性的IGBT芯片的制作方法,其特征在于,所述步骤S2,具体包括:
在元胞区选择性腐蚀场氧化层,基于PECVD淀积生长二氧化硅刻蚀硬掩膜层,对元胞区进行沟槽刻蚀,牺牲氧化层生长至800-1200A的厚度,去除牺牲氧化层;
进行栅氧化层生长,基于LPCVD工艺进行多晶硅填充生长。
4.根据权利要求1所述的高可靠性的IGBT芯片的制作方法,其特征在于,所述步骤S5,具体包括:
源区N型离子注入:第一次注入P+离子,第二次注入As+离子,去胶后炉管退火。
5.根据权利要求1所述的高可靠性的IGBT芯片的制作方法,其特征在于,所述步骤S6,具体包括:
进行隔离介质层淀积,形成USG+BPSG双层结构,并刻蚀接触孔;
接触孔区域注入:第一次注入BF2离子,第二次注入B+离子,去胶后炉管退火。
6.根据权利要求1所述的高可靠性的IGBT芯片的制作方法,其特征在于,所述步骤S7,具体包括:
正面淀积金属层,干法刻蚀图形化,利用PI胶Coating形成钝化层,并进行光刻图形化。
7.根据权利要求1所述的高可靠性的IGBT芯片的制作方法,其特征在于,所述步骤S8,具体包括:
晶圆背面研磨,去除氧化硅,厚度减薄,背面注入P+离子形成缓冲层;
背面阳极注入B+离子,炉管退火激活杂质,背面淀积金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳芯能半导体技术有限公司,未经深圳芯能半导体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210905801.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类