[发明专利]阵列基板及显示装置

权利要求书

1.一种阵列基板，其特征在于，包括：

第一控制电路，包括多个级联的移位寄存器；

多条第一驱动信号线，所述多条第一驱动信号线与所述多个级联的移位寄存器一一对应耦接；所述移位寄存器被配置为向耦接的第一驱动信号线输出第一驱动信号；

第二控制电路，包括多个输出控制电路；

多条第二驱动信号线，所述多条第二驱动信号线与所述多个输出控制电路一一对应耦接；其中，一个所述移位寄存器与至少一个所述输出控制电路对应设置；所述输出控制电路被配置为基于所述第一驱动信号，向耦接的第二驱动信号线输出第二驱动信号；

对于对应设置的所述移位寄存器与所述输出控制电路，所述移位寄存器输出的所述第一驱动信号与所述输出控制电路输出的所述第二驱动信号具有电平相反的时间段。

2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：与所述多个级联的移位寄存器耦接的多条时钟信号线；

一个所述输出控制电路与至少两条时钟信号线耦接；

对于对应设置的所述移位寄存器与所述输出控制电路，所述移位寄存器耦接的时钟信号线与所述输出控制电路耦接的时钟信号线不同。

3.如权利要求2所述的阵列基板，其特征在于，一个所述移位寄存器与一个所述输出控制电路对应设置，所述移位寄存器耦接的时钟信号线定义为第一时钟信号线；

一个所述输出控制电路与两条时钟信号线耦接；所述输出控制电路耦接的两条时钟信号线定义为第二时钟信号线和第三时钟信号线；

对于对应设置的所述移位寄存器与所述输出控制电路，所述输出控制电路耦接的第二时钟信号线传输的时钟信号与所述移位寄存器耦接的第一时钟信号线传输的时钟信号之间的相位差为1/8T，所述输出控制电路耦接的第三时钟信号线传输的时钟信号与所述移位寄存器耦接的第一时钟信号线传输的时钟信号之间的相位差为3/8T，T为所述第一时钟信号线传输的时钟信号的周期。

4.如权利要求3所述的阵列基板，其特征在于，所述输出控制电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管；

所述第一晶体管的控制极与所述第二时钟信号线耦接，所述第一晶体管的第一极与第一参考信号端耦接，所述第一晶体管的第二极与所述第二晶体管的第一极耦接；

所述第二晶体管的控制极与所述第三时钟信号线耦接，所述第二晶体管的第二极与所述第二驱动信号线耦接；

所述第三晶体管的控制极与所述第二时钟信号线耦接，所述第三晶体管的第一极与第二参考信号端耦接，所述第三晶体管的第二极与所述第二驱动信号线耦接；

所述第四晶体管的控制极与所述第三时钟信号线耦接，所述第四晶体管的第一极与所述第二参考信号端耦接，所述第四晶体管的第二极与所述第二驱动信号线耦接。

5.如权利要求4所述的阵列基板，其特征在于，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管，所述第三晶体管为N型晶体管，所述第四晶体管为P型晶体管。

6.如权利要求5所述的阵列基板，其特征在于，所述第一晶体管为氧化物晶体管，所述第二晶体管为低温多晶硅晶体管，所述第三晶体管为氧化物晶体管，所述第四晶体管为低温多晶硅晶体管。