[发明专利]SPI从机电路、SPI通信方法、接口和芯片

权利要求书

1.一种异步SPI从机电路，其特征在于，所述异步SPI从机电路包括：

事件驱动产生模块，至少接收来自主机的SPI 时钟和主机输出从机输入信号，以产生事件和指令；

状态机，基于所述事件和所述指令，进行状态更新；所述状态机用于控制事件驱动产生模块和读写控制电路执行与状态机状态对应的操作；

读写控制电路，基于所述事件和所述指令执行读操作或写操作。

2.根据权利要求1所述的异步SPI从机电路，其特征在于：

所述事件驱动产生模块包括事件产生单元和第一寄存器组，所述第一寄存器组包括至少一个寄存器；

所述事件产生单元，包括：异步计数器和比较器以及第一与门；

所述异步计数器，对取反后的SPI 时钟进行计数；

所述比较器，将异步计数器的计数值与参考序列进行比较；

所述第一与门，将比较器的输出与SPI 时钟进行与操作，输出事件；

所述第一寄存器组，基于所述事件，接收主机输出从机输入并输出指令。

3.根据权利要求1所述的异步SPI从机电路，其特征在于，所述状态机包括：

第一C单元，接收所述事件，并经握手协议与第一寄存器控制单元耦接；所述第一C单元为状态保持元件，在其两个输入不相同时保持输出状态不变；

第一寄存器控制单元，输出第一控制信号，所述第一控制信号耦接状态转换单元的时钟端；

状态转换单元，基于所述指令计算下一个状态，在所述第一控制信号的有效沿进行状态转换。

4.根据权利要求3所述的异步SPI 从机电路，其特征在于：

所述状态转换单元包括组合逻辑和第二寄存器组，所述第二寄存器组包括至少一个寄存器；

所述组合逻辑的输入端与第二寄存器组的输出端耦接，所述组合逻辑的输出端与所述第二寄存器组的输入端耦接；

所述组合逻辑基于所述指令计算下一个状态，在第一控制信号的有效沿，更新所述第二寄存器组寄存的当前状态。

5.根据权利要求1所述的异步SPI从机电路，其特征在于，所述读写控制电路包括：

第二C单元，接收所述事件；所述第二C单元为状态保持元件，在其两个输入不相同时保持输出状态不变；

第二寄存器控制单元，经第一握手信号与第二C单元耦接，并输出第二控制信号；

第三寄存器控制单元，经第二握手信号与第二寄存器控制单元耦接，输出第三控制信号；所述第三控制信号为读或写操作的时钟信号；

交叉合并模块，经第三握手信号与第三寄存器控制单元耦接，并基于所述指令，输出地址信号；

第三寄存器，其时钟端耦接第二控制信号，在第二控制信号的有效沿，寄存所述地址信号；

所述读写控制电路基于所述读或写操作的时钟信号以及所述第三寄存器寄存的地址执行读或写操作。

6.根据权利要求5所述的异步SPI从机电路，其特征在于：

所述指令包括读写标志位和burst_len以及起始地址，burst_len用于指示读或写操作连续地址的长度；

所述第三握手信号包括第三请求和第三确认信号；

所述交叉合并模块包括第一模块和第二模块；

所述第一模块和所述第二模块都耦接第三请求，所述第一模块返回的确认信号和所述第二模块返回的确认信号分别耦接第三C单元的第一输入端和第二输入端，所述第三C单元输出第三确认信号；

在状态机的最新状态下，基于第三请求，所述第一模块对所述指令中的burst_len长度进行递减或/和所述第二模块对所述指令中的起始地址进行递增，其中，递增后的地址耦接于第三寄存器的输入端。

7.根据权利要求6所述的异步SPI从机电路，其特征在于：

所述交叉合并模块还包括两个端点单元，所述两个端点单元分别与所述第一模块和所述第二模块经握手协议耦接。

8.根据权利要求1至6任一项所述的异步SPI从机电路，其特征在于：

在握手的请求路径中增加延迟单元，以延迟对应握手路径中的请求。