[发明专利]半导体器件和半导体器件的加工方法

说明书

本申请公开了一种半导体器件和半导体器件的加工方法，属于电子技术领域。该半导体器件包括芯片、基板和塑封体，所述基板包括基板本体、多个连接端子和至少一个测试端子；其中，所述芯片位于所述基板本体的第一面，且与所述基板本体贴合；所述多个连接端子位于所述基板本体远离所述芯片的第二面，其中，所述第一面与所述第二面相对；所述至少一个测试端子位于所述基板本体的第一面中所述芯片所在区域之外的区域，每个测试端子分别与一个连接端子电性连接；所述塑封体至少覆盖在所述芯片上。采用本申请，能够降低对于连接端子设置在底面的半导体器件进行测试、故障分析的复杂度。

技术领域

本申请涉及电子技术领域，特别涉及一种半导体器件和半导体器件的加工方法。

背景技术

基于球状引脚栅格阵列(Ball Grid Array，BGA)封装技术进行封装的半导体器件可称为BGA器件，具有封装体尺寸小、散热快、信号传输路径短等优点，是目前常见的一种电子器件。

由于BGA器件中用于焊接印制电路板(Printed Circuit Board，PCB)的连接端子设置在BGA器件的底面，当BGA器件焊接至PCB上时，BGA器件的连接端子就会被BGA器件封盖。这样，在对BGA器件进行测试、故障分析时，就需要将BGA器件从PCB上拆离，然后通过导线将BGA器件的连接端子与PCB连接，之后才能测量到BGA器件的连接端子的电参数，如此增加了对BGA器件进行测试、故障分析的复杂度。

发明内容

本申请实施例提供了一种半导体器件和半导体器件的加工方法，能够降低对于连接端子设置在底面的半导体器件进行测试、故障分析的复杂度，所述技术方案如下：

第一方面，提供了一种半导体器件，所述半导体器件包括芯片、基板、和塑封体，所述基板包括基板本体、多个连接端子和至少一个测试端子；其中，

所述芯片位于所述基板本体的第一面，且与所述基板本体贴合；

所述多个连接端子位于所述基板本体远离所述芯片的第二面，其中，所述第一面与所述第二面相对；

所述至少一个测试端子位于所述基板本体的第一面中所述芯片所在区域之外的区域，每个测试端子分别与一个连接端子电性连接；

所述塑封体至少覆盖在所述芯片上。

可选的，所述至少一个测试端子在所述第一面的正投影与所述芯片在所述第一面的正投影具有间隔。

可选的，所述至少一个测试端子在所述第一面的边缘中点对应的第一区域内，所述第一区域是以所述边缘中点为圆心的半圆形区域，所述半圆形区域的半径小于所述边缘中点到所述芯片的最短距离。

可选的，所述至少一个测试端子在所述第一面任意一个角的顶点对应的第二区域内，所述第二区域是以所述顶点为圆心的扇形区域，所述扇形区域的半径小于所述顶点到所述芯片的最短距离。

可选的，所述塑封体覆盖在所述基板本体的第一面除所述测试端子所在的区域。

可选的，所述半导体器件还包括至少一个金属导柱，所述金属导柱一端与所述测试端子固定连接，所述金属导柱与所述第一面垂直，且所述金属导柱的高度大于或等于所述塑封体的厚度。

可选的，在所述测试端子上覆盖有易拆除材料。

可选的，所述塑封体覆盖在所述基板本体的第一面上；

所述塑封体沿垂直于所述第一面的方向远离所述基板的一面具有至少一个标记，所述至少一个标记在所述第一面上的正投影与所述至少一个测试端子在所述第一面上的正投影交叠。

可选的，所述塑封体具有至少一个缺角。

第二方面，提供了一种半导体器件的加工方法，所述方法包括：