[发明专利]半导体封装

说明书

一种半导体封装，包括：重分布衬底，具有彼此相对的第一表面和第二表面；半导体芯片，安装在重分布衬底的第一表面上；下凸块互连层，位于重分布衬底的第二表面上；电子器件，安装在下凸块互连层上；以及焊料凸块，设置在下凸块互连层上并与电子器件水平间隔开。下凸块互连层包括分别与电子器件和焊料凸块连接的导电图案、以及覆盖导电图案的钝化层。钝化层包括设置在电子器件和焊料凸块之间的多个沟槽。

相关申请的交叉引用

本申请要求于2021年9月29日向韩国知识产权局递交的韩国专利申请10-2021-0128893的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及半导体封装及其制造方法，并且更具体地，涉及安装有半导体芯片和电子器件的半导体封装及其制造方法。

背景技术

集成电路芯片可以以半导体封装的形式实现，以便适当地应用于电子产品。在典型的半导体封装中，半导体芯片可以安装在印刷电路板(PCB)上并且可以通过接合线或凸块电连接到PCB。随着电子工业的发展，对电子产品的小型化、轻量化和多功能化提出了要求，因此已经研究了各种技术来提高半导体封装的可靠性和集成密度以及减小半导体封装的尺寸。

发明内容

本发明构思的实施例可以提供具有优良可靠性的半导体封装及其制造方法。

本发明构思的实施例还可以提供能够容易地减小其尺寸并且容易地提高其集成密度的半导体封装及其制造方法。

在一个方面，一种半导体封装可以包括：重分布衬底，具有彼此相对的第一表面和第二表面；半导体芯片，安装在重分布衬底的第一表面上；下凸块互连层，位于重分布衬底的第二表面上；电子器件，安装在下凸块互连层上；以及焊料凸块，设置在下凸块互连层上并与电子器件水平间隔开。下凸块互连层可以包括分别与电子器件和焊料凸块连接的导电图案、以及覆盖导电图案的钝化层。钝化层可以包括设置在电子器件和焊料凸块之间的多个沟槽。

在一个方面，一种半导体封装可以包括：下凸块互连层、安装在该下凸块互连层上的电子器件、以及被布置为在下凸块互连层上围绕电子器件的多个焊料凸块。下凸块互连层可以包括：分别与电子器件和多个焊料凸块连接的导电图案、以及覆盖导电图案的钝化层。电子器件可以具有在与钝化层的顶面平行的第一方向上彼此相对的第一侧表面和第二侧表面。钝化层可以包括：第一沟槽组，设置在电子器件的第一侧表面与多个焊料凸块的相应焊料凸块之间；以及第二沟槽组，设置在电子器件的第二侧表面与多个焊料凸块的相应焊料凸块之间。第一沟槽组和第二沟槽组中的每个沟槽可以具有沿与钝化层的顶面平行并且与第一方向相交的第二方向延伸的线形。

在一个方面，一种半导体封装可以包括：下凸块互连层、安装在该下凸块互连层上的电子器件、以及设置在该下凸块互连层上并与电子器件水平间隔开的焊料凸块。下凸块互连层可以包括：与电子器件和焊料凸块连接的导电图案、以及覆盖导电图案的钝化层。钝化层可以包括设置在电子器件和焊料凸块之间的多个沟槽。电子器件可以与焊料凸块间隔开第一距离。多个沟槽可以位于距焊料凸块的第二距离内，并且第二距离可以是第一距离的一半。

附图说明

根据下列结合附图的简要描述，将更清楚地理解示例实施例。附图表示本文所述的非限制性示例实施例。

图1是示出了根据本发明构思的一些实施例的半导体封装的平面图。

图2是根据一些实施例的沿图1的线I-I′截取的截面图。

图3是图2的部分“A”的放大图。

图4和图5是示出了根据本发明构思的一些实施例的半导体封装的平面图。

图6是示出了根据本发明构思的一些实施例的半导体封装的截面图。

图7和图8是示出了制造根据本发明构思的一些实施例的半导体封装的方法的截面图。