[发明专利]半导体封装

权利要求书

1.一种半导体封装，包括：

重分布衬底，具有彼此相对的第一表面和第二表面；

半导体芯片，安装在所述重分布衬底的第一表面上；

下凸块互连层，位于所述重分布衬底的第二表面上；

电子器件，安装在所述下凸块互连层上；以及

焊料凸块，设置在所述下凸块互连层上并与所述电子器件水平间隔开，

其中，所述下凸块互连层包括：导电图案，分别连接到所述电子器件和所述焊料凸块；以及钝化层，覆盖所述导电图案，并且

其中，所述钝化层包括设置在所述电子器件与所述焊料凸块之间的多个沟槽。

2.根据权利要求1所述的半导体封装，其中，所述多个沟槽中的每一个从所述钝化层的第一表面延伸到所述钝化层中并朝向所述钝化层的面对所述重分布衬底的第二表面延伸。

3.根据权利要求2所述的半导体封装，还包括：

底部填充层，位于所述下凸块互连层与所述电子器件之间，

其中，所述底部填充层延伸到所述钝化层的第一表面上并填充所述多个沟槽的至少一部分。

4.根据权利要求1所述的半导体封装，其中，所述多个沟槽包括：第一沟槽，在所述多个沟槽中最靠近所述焊料凸块；以及第二沟槽，在所述多个沟槽中最远离所述焊料凸块，

其中，相比于距所述电子器件，所述第二沟槽距所述焊料凸块更近，并且所述第一沟槽设置在所述焊料凸块与所述第二沟槽之间。

5.根据权利要求1所述的半导体封装，其中，所述电子器件与所述焊料凸块间隔开第一距离，

其中，所述多个沟槽位于距所述焊料凸块的第二距离内，并且所述第二距离是所述第一距离的一半。

6.根据权利要求1所述的半导体封装，其中，所述多个沟槽中的每个沟槽在与所述钝化层的顶面平行的方向上具有宽度，并且

其中，所述多个沟槽中的每个沟槽的宽度是在25μm至100μm范围内的宽度。

7.根据权利要求6所述的半导体封装，其中，所述多个沟槽中的一对相邻沟槽之间的距离在25μm至100μm的范围内。

8.根据权利要求1所述的半导体封装，其中，所述焊料凸块是多个焊料凸块之一，

其中，当在平面图中观察时，所述焊料凸块被布置为围绕所述电子器件，并且

其中，所述多个沟槽设置在所述多个焊料凸块与所述电子器件之间。

9.根据权利要求8所述的半导体封装，其中，所述电子器件具有在与所述钝化层的顶面平行的第一方向上彼此相对的第一侧表面和第二侧表面，

其中，所述多个沟槽包括：第一沟槽组，设置在所述电子器件的第一侧表面与所述多个焊料凸块中的相应焊料凸块之间；以及第二沟槽组，设置在所述电子器件的第二侧表面与所述多个焊料凸块中的相应焊料凸块之间；并且

其中，所述第一沟槽组和所述第二沟槽组中的每个沟槽具有沿与所述钝化层的顶面平行并且与所述第一方向相交的第二方向延伸的线形。

10.根据权利要求9所述的半导体封装，其中，所述电子器件具有在所述第二方向上彼此相对的第三侧表面和第四侧表面，

其中，所述多个沟槽包括：第三沟槽组，设置在所述电子器件的第三侧表面与所述多个焊料凸块中的相应焊料凸块之间；以及第四沟槽组，设置在所述电子器件的第四侧表面与所述多个焊料凸块中的相应焊料凸块之间；并且

其中，所述第三沟槽组和所述第四沟槽组中的每个沟槽具有沿所述第一方向延伸的线形。

11.根据权利要求8所述的半导体封装，其中，当在平面图中观察时，所述多个沟槽中的每一个具有围绕所述电子器件的环形。