[发明专利]一种解决自举开关导通电阻线性度问题的方法

说明书

一种解决自举开关导通电阻线性度问题的方法，通过在自举开关电路中第一电容C1下极板CB以四路分别连接四个MOS管的基础上增加一路接入第七NMOS主开关管Mn7的衬底，使得所述衬底电压信号与CB一致：当Mn7导通时其衬底电压V_B和其漏极电压V_D均为正弦波输入电压信号Vin，Mn7的栅压V_G与第一电容C1上极板CT均为Vin+AVDD，AVDD为模拟电源电压，当Mn7截止时其衬底电压与地端GND一致，既无需增设任何电容也无需增设任何辅助开关，就能够降低Mn7的导通电阻Ron在传递信号时的影响，从而增强开关线性度，提高电路性能。

技术领域

本发明涉及自举开关电路中的NMOS主开关管衬底电压信号配置技术，特别是一种解决自举开关导通电阻线性度问题的方法，通过在自举开关电路中第一电容C1下极板CB以四路分别连接四个MOS管的基础上增加一路接入第七NMOS主开关管Mn7的衬底，使得所述衬底电压信号与CB一致：当Mn7导通时其衬底电压V_B和其漏极电压V_D均为正弦波输入电压信号Vin，Mn7的栅压与第一电容C1上极板CT均为Vin+AVDD，AVDD为模拟电源电压，当Mn7截止时其衬底电压与地端GND一致，既无需增设任何电容也无需增设任何辅助开关，就能够降低Mn7的导通电阻Ron在传递信号时的影响，从而增强开关线性度，提高电路性能。

背景技术

采样保持电路(Sample and Hold,SH)在模数转换器(Analog digitalconverter,ADC)的设计属于较为关键的一个模块。采样开关的线性度严重影响了ADC的各项性能，尤其是无杂散动态范围(Spurious free dynamic range，SFDR)等ADC的核心参数。图2是现有技术中增加两个辅助开关对主开关管的衬底电压进行电路选择以解决自举开关导通电阻线性度问题的电路结构示意图。图2中Mn7衬底通过分别连接第一开关接Vin和第二开关接地。图2表示了基于栅压自举开关技术(Bootstrap)的采样保持电路的基本结构，CLK为低电平时，电路处于保持状态，M_n2、M_p2导通，将电容C₁充电至AVDD，M_p3、M_n1、M_n5、M_n6、M_n7断开，CLK为高电平时，电路处于采样状态，M_n2断开，M_n6导通，电容C₁下极板CB接入V_in，由于电容C1的电荷没有释放通路，因此电容C₁的上极板CT电压变为V_in+AVDD，同时PM3、M_n6、M_n7导通，从而M_n7的栅极电压变为Vin+AVDD，保证了M_n7的栅漏电压VGD一直是AVDD，提高了主开关管M_n7导通电阻的线性度。M_n7的栅极电压每次采样时都会自举为V_in+AVDD，因此也被称为栅压自举开关电路。如图2所示，当开关闭合时，主开关管Mn7的衬端与Vin相连，使得V_SB＝0；当开关断开时，主开关管的衬端与GND端相连，恢复三极管连接方式。但是采用此方法具有以下几个方面的限制：1、增加两个辅助开关，直接会导致增加电路面积，提高电路复杂度；2、由于时钟馈通效应，可能会通过两个辅助开关管，影响到主开关管的源端和衬端，从而影响到信号的采集。

发明内容