[发明专利]一种解决自举开关导通电阻线性度问题的方法

权利要求书

1.一种解决自举开关导通电阻线性度问题的方法，其特征在于，包括在自举开关电路中第一电容C1下极板CB以四路分别连接四个MOS管的基础上增加一路接入第七NMOS主开关管Mn7的衬底，使得所述衬底电压信号与CB一致：当Mn7导通时其衬底电压V_B和其漏极电压V_D均为正弦波输入电压信号Vin，Mn7的栅压V_G与第一电容C1上极板CT均为Vin+AVDD，AVDD为模拟电源电压，当Mn7截止时其衬底电压与地端GND一致。

2.根据权利要求1所述的解决自举开关导通电阻线性度问题的方法，其特征在于，Mn7的漏极接Vin，Mn7的源极接电压信号输出端Vout，Vout通过负载电容Cload接地。

3.根据权利要求1所述的解决自举开关导通电阻线性度问题的方法，其特征在于，所述四个MOS管分别为第一NMOS管Mn1、第五NMOS管Mn5、第二NMOS管Mn2和第六NMOS管Mn6，所述第一电容C1下极板CB第一路连接Mn2的漏极，第二路连接Mn6的漏极，第三路连接Mn1的源极，第四路连接Mn5的源极，Mn2的源极接地，Mn2的栅极接时钟CLK非信号，Mn6的源极接Vin，Mn6、Mn5和Mn7栅极互连后分别连接第三PMOS管Mp3的漏极、第三NMOS管Mn3的漏极和第二PMOS管Mp2的栅极，Mn1的栅极接时钟CLK信号，Mn1的漏极、Mn5的漏极和Mp3的栅极互连后连接第一PMOS管Mp1的漏极，Mp1和Mp2均源极接模拟电源电压端AVDD，Mp2衬漏互连后和Mp3衬源互连后均分别连接所述第一电容C1上极板CT，Mp1的栅极接时钟CLK信号，Mn3的源极连接第四NMOS管Mn4的漏极，Mn4的源极接地，Mn4栅极接时钟CLK非信号，Mn3的栅极接AVDD。

4.根据权利要求1所述的解决自举开关导通电阻线性度问题的方法，其特征在于，设Mn7的导通电阻为Ron，宽长比为W/L，单位面积栅氧化层电容为Cox，栅氧化层面积为m，无衬偏阈值电压为Vtho，则

其中模拟电源电压AVDD为固定值，W/L、Cox、m和Vtho均为固定值，即Mn7的导通电阻Ron也为固定值。