[发明专利]一种晶圆测试用缺陷检测结构及其方法

说明书

本申请公开了一种晶圆测试用缺陷检测结构及其方法，属于半导体器件及制造领域。该结构包括：若干检测组；所述检测组两端包括相邻预设间距的第一晶圆连接、M0金属层和第二晶圆连接、以及用于对所述M0金属层进行切割的M0切割结构，其中，所述第一晶圆连接和所述第二晶圆连接之间包括预设间距的鳍Fin；所述M0金属层通过金属连线层导出，所述第一晶圆连接和所述第二晶圆连接通过第一层金属连线层导出。通过上述结构为WAT level特别设计了一种晶圆测试用缺陷检测结构，通过在特定位置进行导通测试，从而确定出缺陷鳍Fin是否存在，进而解决相关技术中针对Fin merge异常没有针对性检测手段的问题。

技术领域

本申请涉及半导体器件及制造领域，具体涉及一种晶圆测试用缺陷检测结构及其方法。

背景技术

随着时代的发展，芯片已经成为全球生活的“必需品”，随着芯片技术的进步，人们的生活越来越智能化，各项出行越来越方便，每天可获得的信息量也越来越大。而随着芯片尺寸的不断缩小，传统平面M0S管已经无法满足要求，无论是从栅极的宽度，以及栅氧的厚度，都接近了物理极限。

FIN-FET鳍式三极管结构作为新一代M0S管应运而生，鱼鳍式的栅极通过三个面包围有源区，大大提高了开关速度和效率，使M0S管继续沿着摩尔定律发展下去。

鳍式晶体管开发过程对于材料，工艺都是全新的挑战，FIN制程涉及自对准四重图形技术，通过两次图形的传导获得所需要尺寸的FiN AA。在制程中，部分Fin的Hard Mask部分是需要提前融入的，如果融入不了，则会形成Fin失败，从而影响电路正常工作。

发明内容

本申请提供了一种晶圆测试用缺陷检测结构及其方法，可以解决相关技术中针对Fin merge异常没有针对性检测手段的问题。

一方面，本申请实施例提供了一种晶圆测试用缺陷检测结构，该结构包括：若干检测组；

所述检测组两端包括相邻预设间距的第一晶圆连接、M0金属层和第二晶圆连接、以及用于对所述M0金属层进行切割的M0切割结构，其中，所述第一晶圆连接和所述第二晶圆连接之间包括预设间距的鳍Fin；

所述M0金属层通过金属连线层导出，所述第一晶圆连接和所述第二晶圆连接通过第一层金属连线层导出。

可选的，所述鳍Fin之间的预设间距为侧墙融合间距。

可选的，所述第一晶圆连接、所述M0金属层和所述第二晶圆连接之间的相邻预设间距根据最小线宽尺寸要求与线间最小间距要求设置。

可选的，所述M0金属层跨在待测鳍Fin上。

可选的，所述M0金属层通过上层金属接触孔处的金属连线层导出。

可选的，所述第一晶圆连接和所述第二晶圆连接通过栅极金属接触孔处的第一层金属连线层导出。

另一方面，提供了晶圆测试用缺陷检测方法，所述方法适用于上述所述的晶圆测试用缺陷检测结构，所述方法包括：

检测开始时，各晶圆连接处全部加压开启；

在第一位置处和第二位置处加电压测电流，所述第一位置与缺陷鳍Fin平行，所述第二位置位于所述第一位置的上下侧且平行；

响应于缺陷鳍Fin存在，所述第一位置，和/或，所述第二位置处存在导通大电流；

响应于缺陷鳍Fin不存在，所述第一位置，和/或，所述第二位置处存在微电流。

可选的，所述各晶圆连接处的加压位置位于所述第一位置和所述第二位置的上方。

可选的，所述晶圆测试用缺陷检测方法适用于14nm及以下Fin-FET制程。