[发明专利]基于FPGA验证SOC芯片DDR控制器的系统

说明书

本发明提供一种基于FPGA验证SOC芯片DDR控制器的系统，包括：待验证的SOC芯片DDR控制器、DFI‑AXI桥、FPGA DDR控制器、FPGA DDR PHY和DDR颗粒。DFI‑AXI桥通过DFI接口与SOC芯片DDR控制器连接并且通过AXI接口与FPGA DDR控制器连接，DFI‑AXI桥用于执行DFI与AXI间的协议转换，从而在SOC芯片DDR控制器与FPGA DDR控制器之间进行交互；FPGA DDR控制器与FPGA DDR PHY通过FPGA内部总线连接，并且FPGA DDR PHY与DDR颗粒连接。本发明实现了在FPGA硬件原型验证平台上对SOC芯片DDR控制器的验证，提升了芯片流片的成功率。

技术领域

本发明涉及芯片验证技术领域，具体而言，涉及一种基于FPGA验证SOC芯片DDR控制器的系统。

背景技术

随着大数据和人工智能的广泛应用，为了高效处理海量数据，越来越多的片上系统(SOC)芯片集成有DDR控制器以减少内存延迟。图1示出了集成有DDR控制器的SOC芯片的示例，与SOC芯片集成的DDR控制器也称为SOC芯片DDR控制器，如图1所示，SOC芯片DDR控制器通过SOC芯片DDR物理层(DDR PHY)与SOC芯片外的DDR颗粒连接，用于对内存的访问进行控制，包括对读写请求信号、地址信号、数据信号和命令信号等进行控制。验证SOC芯片DDR控制器是整个SOC芯片验证过程中的关键环节，当前用于验证SOC芯片的平台主要包括RTL软件仿真验证平台和FPGA硬件原型验证平台，基于这两种平台中的任何一种都可以进行SOC芯片验证。

基于RTL软件仿真验证平台的方案是将DDR SDRAM内存模型集成到验证环境中，编写测试激励提供给SOC处理器，SOC处理器通过总线向DDR发送激励并且接收响应，从而实现对SOC芯片功能的验证。这种方案可以观测到SOC芯片内部所有的信号波形，因此能够尽早发现硬件的设计问题，然而，由于SOC芯片DDR控制器的逻辑较大并且测试项目较多，因此在RTL软件仿真验证平台上的仿真速度较慢并且无法快速迭代，导致SOC芯片研发周期变长。

基于FPGA硬件原型验证平台的方案使用FPGA拼凑出有效流程，以对SOC芯片的功能进行验证。由于SOC芯片中的DDR PHY为固定在SOC芯片内的实际电路，无法再对其进行综合，而FPGA DDR PHY与SOC芯片DDR PHY可能存在较大差异，导致FPGA DDR PHY与SOC芯片DDR控制器无法兼容，因此当前的FPGA硬件原型验证平台通常用使用FPGA DDR控制器和FPGA DDR PHY来分别替换SOC芯片DDR控制器和SOC芯片DDR PHY，以此执行对SOC芯片的验证(参见图2)。显然，当前的FPGA硬件原型验证平台无法对SOC芯片DDR控制器进行验证。一方面，SOC芯片DDR控制器与FPGA DDR控制器存在差异，通过替换DDR控制器和DDR PHY来验证SOC芯片可能导致FPGA硬件原型验证平台的验证结果出现严重误差，并且一些FPGA硬件原型验证平台支持的DDR类型可能与SOC芯片DDR控制器不兼容，无法用于SOC芯片的验证；另一方面，由于FPGA硬件原型验证平台无法验证SOC芯片DDR控制器，因此增加了芯片流片失败的风险。

发明内容

为了克服上述现有技术中存在的缺陷，本发明提供一种基于FPGA验证SOC芯片DDR控制器的系统，该系统包括待验证的SOC芯片DDR控制器、DFI-AXI桥、FPGA DDR控制器、FPGADDR PHY和DDR颗粒。其中，所述DFI-AXI桥通过DFI接口与所述SOC芯片DDR控制器连接并且通过AXI接口与所述FPGA DDR控制器连接，所述DFI-AXI桥用于执行DFI与AXI间的协议转换以在所述SOC芯片DDR控制器与所述FPGA DDR控制器之间进行交互；所述FPGA DDR控制器与所述FPGA DDR PHY通过FPGA内部总线连接；以及，所述FPGA DDR PHY与所述DDR颗粒连接。