[发明专利]逐周期电流限制电路及电源管理芯片有效
申请号: | 202210643288.9 | 申请日: | 2022-06-09 |
公开(公告)号: | CN114725892B | 公开(公告)日: | 2022-11-01 |
发明(设计)人: | 刘仕强;贺策林;龚州;周泽坤 | 申请(专利权)人: | 深圳市泰德半导体有限公司 |
主分类号: | H02H7/12 | 分类号: | H02H7/12;H02H3/08;H02M1/088 |
代理公司: | 深圳中创智财知识产权代理有限公司 44553 | 代理人: | 郑一帆;李春林 |
地址: | 518000 广东省深圳市南山区南山街道登良*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 周期 电流 限制 电路 电源 管理 芯片 | ||
本发明公开了一种逐周期电流限制电路及电源管理芯片,包括用于采样功率管电流的电流采样单元、用于根据电流采样单元采样的电流值对功率管的工作进行控制的限流单元、用于为限流单元提供电流偏置的电流偏置单元以及用于调节电流采样单元温度系数的温度系数调节单元,限流单元包括采样侧支路和调节侧支路以及控制信号输出支路;通过设置温度系数调节单元,当功率管和电流采样单元的温度变化引起内部导通电阻变化时,则可对该导通电阻的变化值进行补偿,最终实现零温度系数变化,保证该电流限制电路在很宽的温度范围内都具有较高的限流精度。
技术领域
本发明涉及电源管理技术领域,尤其涉及一种逐周期电流限制电路及包括该逐周期电流限制电路的电源管理芯片。
背景技术
随着开关电源技术向高速、高功率密度的不断发展,开关电源的输出功率不断提高,为保护系统正常工作,避免输出电流过流导致的内部器件烧毁,逐周期电流限制电路是开关电源必不可少的一个保护模块。通过实时检测每个周期流过功率管电流的大小,采样功率管电流并在功率管电流达到设定阈值电流时输出控制信号,立刻关断功率管,此设计可防止因元器件的引脚短接时,功率管出现电流激增的情况,避免了电路因过流而烧坏器件。由于逐周期电流限电路需要采样功率管电流,所以该采样模块距离功率管很近,就容易导致该采样模块的温度变化很频繁,因此,逐周期电流限的关键指标之一是需具有很高的温度可靠性。
发明内容
本发明的主要目的在于提供一种逐周期电流限制电路及包括该逐周期电流限制电路的电源管理芯片,以保证该电流限制电路在很宽的温度范围内都具有较高的限流精度。
为实现上述目的,本发明提供了一种逐周期电流限制电路,所述逐周期电流限制电路包括用于采样功率管电流的电流采样单元、用于根据所述电流采样单元采样的电流值对所述功率管的工作进行控制的限流单元、用于为所述限流单元提供电流偏置的电流偏置单元以及用于调节所述电流采样单元温度系数的温度系数调节单元,所述限流单元包括采样侧支路和调节侧支路以及控制信号输出支路,所述电流采样单元的输出端与所述温度系数调节单元连接,所述电流偏置单元和所述温度系数调节单元均连接在所述采样侧支路与所述调节侧支路之间,所述调节侧支路与所述控制信号输出支路连接。
可选的,所述温度系数调节单元包括两个支路,一支路包括串联连接的第一电阻、第二电阻,另一支路包括第三电阻,所述第一电阻和第二电阻串联连接在电源端和采样侧支路之间,所述第一电阻和第二电阻之间的公共端与所述电流采样单元的输出端连接,所述第三电阻连接在电源端和所述调节侧支路之间。
可选的,所述采样侧支路和调节侧支路构成源极比较器,采样侧支路包括第一PMOS管和第一NMOS管,调节侧支路包括第二PMOS管和第二NMOS管,所述第一PMOS管的源极与所述温度系数调节单元的一支路连接,所述第一PMOS管的栅极与所述第二PMOS管的栅极连接,所述第一PMOS管的漏极与所述第一NMOS管的漏极连接,第二PMOS管的源极与所述温度系数调节单元的另一支路连接,所述第一NMOS管的栅极、第二NMOS管的栅极均与所述电流偏置单元的输出端连接,所述第一NMOS管的源极、第二NMOS管的源极均接地,所述第二NMOS管的漏极与所述第二PMOS管的漏极连接并与所述控制信号输出支路连接。
可选的,所述限流单元还包括设置在采样侧支路和调节侧支路之间的第一稳压管和第四电阻,所述第一稳压管的阳极与所述第二PMOS管的栅极连接,所述第一稳压管的阴极与所述第二PMOS管的源极连接;所述第四电阻连接在所述第一PMOS管的栅极和漏极之间。
可选的,所述控制信号输出支路包括第一反相器和第一或非门,所述第一反相器的输入端与所述第二NMOS管的漏极连接,所述第一反相器的输出端与所述第一或非门的一输入端连接,所述第一或非门的输出端输出控制信号至所述功率管。
可选的,所述控制信号输出支路还包括前沿消隐模块,所述前沿消隐模块包括第三NMOS管,所述第三NMOS管的栅极输入前沿消隐信号,所述第三NMOS管的漏极与所述第一反相器的输入端连接,所述第三NMOS管的源极接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市泰德半导体有限公司,未经深圳市泰德半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210643288.9/2.html,转载请声明来源钻瓜专利网。