[发明专利]一种芯片封装体内部线路加工工艺在审
| 申请号： | 202210632638.1 | 申请日： | 2022-06-07 |
| 公开（公告）号： | CN114975149A | 公开（公告）日： | 2022-08-30 |
| 发明（设计）人： | 张光耀 | 申请（专利权）人： | 合肥矽迈微电子科技有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/56 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 230088 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 芯片 封装 体内 线路 加工 工艺 | ||
1.一种芯片封装体内部线路加工工艺，包括以下步骤：
步骤一：将带有引脚的晶圆切割为单一单元，提供一载板，将切割后且通过测试的一个或者多个晶圆放置在载板上，进行包封封装，形成封装体，后暴露出引脚；
步骤二：在封装体靠近晶圆引脚的一侧形成电性连接层，电性连接层与晶圆引脚电性连接；
其特征在于，还包括以下步骤：
在所述步骤二中，在封装体上设置有用以扩展线宽干扰位置处电性连接层的线路槽；
所述在线路槽中形成的电性连接层与封装体之间的截面积增大；
进行后续常规半导体封装工艺。
2.根据权利要求1所述的芯片封装体内部线路加工工艺，其特征在于，所述线路槽整体是连续的且走向与电性连接层相同，所述线路槽的宽度与其内部的电性连接层宽度相匹配，所述线路槽的深度小于等于其内部电性连接层高度。
3.根据权利要求1所述的芯片封装体内部线路加工工艺，其特征在于，所述线路槽设置在封装体上靠近电性连接层的一侧外表面且位于封装体上彼此靠近线距小的电性连接层之间。
4.根据权利要求3所述的芯片封装体内部线路加工工艺，其特征在于，所述线路槽形成的方式为激光刻蚀、干法刻蚀或者湿法刻蚀。
5.根据权利要求1所述的芯片封装体内部线路加工工艺，其特征在于，所述电性连接层为重布线层，所述重布线层的形成方式为电镀或者激光3D打印。
6.根据权利要求5所述的芯片封装体内部线路加工工艺，其特征在于，所述包封封装的材料为环氧树脂塑封料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥矽迈微电子科技有限公司，未经合肥矽迈微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210632638.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种油泥烘烤或冷却修面的工具
- 下一篇：方便打包的珍珠棉加工收卷机构及方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
