[发明专利]一种超高密度连接系统三维扇出型封装结构及其制备方法

说明书

本发明提供一种超高密度连接系统三维扇出型封装结构及其制作方法，结构包括第一绝缘层、第一金属焊垫、金属柱、第一半导体芯片、第二绝缘层、第二金属焊垫、第一模塑层、第一重新布线层、第二半导体芯片、第二模塑层、第二重新布线层及焊球。该结构使用RDL first制程，第一、第二金属焊垫之间为非焊接界面，可以实现10um甚至5um以下的间距键合，远小于传统焊接间距，从而增加I/O封装数量，完成高密度高集成度的器件封装。另外，本发明可以同时整合毫米波天线/电容/电感/电晶体/GPU/PMU/DDR/闪存/滤波器等各种电子芯片和元器件，实现高性能系统级封装，灵活性更高且具有广泛的相容性。

技术领域

本发明属于半导体封装技术领域，特别是涉及一种超高密度连接系统三维扇出型封装结构及其制备方法。

背景技术

传统基板如电路板(Printed Circuit Board，PCB)用于电子元器件的支撑体，是电子元器件电气连接的载体。批量应用的多为1-12层，芯片I/O越多基板层数就越多，价格也就高。工艺制程也有一定极限，目前线宽线距只能到20um，正常普遍都是50um以上，当前道芯片制造功能集成越高，未来基板技术将无法满足前道需求，则需要更先进的封装技术将不同种类的高密度芯片集成封装在一起，以构成一个功能强大且体积功耗较小的系统，这已成为半导体芯片先进封装领域的一大挑战。

扇出型晶圆级封装(FOWLP)由于其输入/输出端口(I/O)较多、集成灵活性较好，已成为目前较为先进的扇出型封装方法之一。目前扇出型晶圆级封装的RDL-first结构是将芯片的表面凸块和金属布线层的表面凸块通过焊料(solder)一一对应焊接固定。但是这种固定方式要求凸块和凸块之间的间距大于15um，甚至大于20um，一旦间距太小则会导致焊料和焊料连接形成焊料桥，引起芯片电性连接错误。

因此，提供一种新的超高密度连接系统三维扇出型封装结构及其制备方法是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超高密度连接系统三维扇出型封装结构及其制备方法，用于解决现有技术中三维扇出型封装结构的芯片连接间距大，密度低等问题。

为实现上述目的及其他相关目的，本发明提供一种超高密度连接系统三维扇出型封装结构的制备方法，所述制备方法至少包括：

1)提供支撑基底，于所述支撑基底上形成第一绝缘层及位于所述第一绝缘层中的第一金属焊垫；

2)于所述第一金属焊垫上形成金属柱；

3)提供至少一个第一半导体芯片，所述第一半导体芯片表面形成有第二绝缘层及位于所述第二绝缘层中的第二金属焊垫，并通过混合键合的方式将所述第一金属焊垫和所述第二金属焊垫对应键合、所述第一绝缘层和所述第二绝缘层对应键合；

4)形成第一模塑层，所述第一模塑层包覆所述第一半导体芯片和所述金属柱并裸露出所述第一半导体芯片和所述金属柱的表面；

5)在所述第一模塑层表面形成第一重新布线层，所述第一重新布线层包括第一介质层及位于所述第一介质层中且与所述金属柱电连的第一布线金属层；

6)去除所述支撑基底，裸露出所述第一绝缘层和所述第一金属焊垫表面，于所述第一绝缘层表面形成第二重新布线层，所述第二重新布线层包括第二介质层及位于所述第二介质层中且与所述第一金属焊垫电连的第二布线金属层，并在所述第二布线金属层表面植球以形成焊球；

7)于所述第一重新布线层表面贴装至少一个第二半导体芯片，并形成包覆所述第二半导体芯片的第二模塑层。

可选地，所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。