[发明专利]像素电路及显示面板

说明书

本申请公开了一种像素电路及显示面板，该像素电路包括驱动晶体管、存储电容、第一晶体管以及第二晶体管，通过配置第一晶体管为双栅双沟道型薄膜晶体管，使得数据信号通过第一晶体管、存储电容对驱动晶体管的源极进行补偿时，可以在短的时间内快速提高驱动晶体管的源极电位至预设电位。

技术领域

本申请涉及显示技术领域，具体涉及一种像素电路及显示面板。

背景技术

主动发光型显示面板由于具有高亮度、高效率、宽色域等显著特点，使其在显示领域具有很好的应用前景，而随着显示面板的尺寸增大和/或刷新频率的提高，显示面板中的像素电路工作于每帧的时间也在随之缩短，进而对像素电路中驱动晶体管的阈值电压的补偿时间也随之缩短，因此，在更短的时间内，难以补偿驱动晶体管的源极电位至预设电位，这会影响补偿效果。

需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。

发明内容

本申请提供一种像素电路及显示面板，以缓解驱动晶体管的源极电位在每帧中被补偿的时间较短难以达到预设电位的技术问题。

第一方面，本申请提供一种像素电路，其包括驱动晶体管、存储电容、第一晶体管、第二晶体管以及发光器件，驱动晶体管的漏极与正电源线电性连接；存储电容的一端与驱动晶体管的第一栅极电性连接，存储电容的另一端与驱动晶体管的源极电性连接；第一晶体管的第一极与存储电容的一端电性连接，第一晶体管的第一栅极与第一晶体管的第二栅极、扫描线电性连接，第一晶体管的第二极与数据线电性连接，且第一晶体管为双沟道型薄膜晶体管；第二晶体管的第一极与驱动晶体管的源极电性连接，第二晶体管的第一栅极与初始控制线电性连接，第二晶体管的第二极与出书电压线电性连接；发光器件的阳极与驱动晶体管的源极电性连接，发光器件的阴极与负电源线电性连接。

在其中一些实施方式中，第二晶体管的第二栅极与第二晶体管的第一栅极电性连接，且第二晶体管为双沟道型薄膜晶体管。

在其中一些实施方式中，驱动晶体管的第二栅极与驱动晶体管的第一栅极电性连接，且驱动晶体管为双沟道型薄膜晶体管。

在其中一些实施方式中，像素电路还包括第三晶体管、第一电容以及发光器件，第三晶体管的第一极与正电源线电性连接，第三晶体管的第一栅极与第三晶体管的第二栅极、发光控制线电性连接，第三晶体管的第二极与驱动晶体管的漏极电性连接，且第三晶体管为双沟道型薄膜晶体管；第一电容的一端与驱动晶体管的源极电性连接，第一电容的另一端与第三晶体管的第一极电性连接。

在其中一些实施方式中，在像素电路的初始化阶段中，第一晶体管、第二晶体管均处于导通状态，数据信号具有第一电位、第二电位，第一电位小于第二电位，数据信号的电位在初始化阶段中为第一电位。

在其中一些实施方式中，在像素电路的补偿阶段中，第一晶体管处于导通状态，第二晶体管处于截止状态，数据信号的电位在补偿阶段中为第一电位。

在其中一些实施方式中，在像素电路的写入阶段中，第一晶体管处于导通状态，第二晶体管、第三晶体管以及驱动晶体管处于截止状态，数据信号的电位在写入阶段中为第二电位。

在其中一些实施方式中，在像素电路的发光阶段中，第三晶体管、驱动晶体管均处于导通状态，第一晶体管、第二晶体管均处于截止状态。

在其中一些实施方式中，补偿阶段的持续时长大于初始化阶段的持续时长或者写入阶段的持续时长。

在其中一些实施方式中，双沟道型薄膜晶体管的沟道材料至少包括金属氧化物。

第二方面，本申请提供一种显示面板，其包括上述至少一实施方式中的像素电路，至少一个像素电路阵列分布于显示面板的显示区。