[发明专利]像素电路及显示面板

权利要求书

1.一种像素电路，其特征在于，包括：

驱动晶体管，所述驱动晶体管的漏极与正电源线电性连接；

存储电容，所述存储电容的一端与所述驱动晶体管的第一栅极电性连接，所述存储电容的另一端与所述驱动晶体管的源极电性连接；

第一晶体管，所述第一晶体管的第一极与所述存储电容的一端电性连接，所述第一晶体管的第一栅极与所述第一晶体管的第二栅极、扫描线电性连接，所述第一晶体管的源极与数据线电性连接，且所述第一晶体管为双沟道型薄膜晶体管；

第二晶体管，所述第二晶体管的第一极与所述驱动晶体管的源极电性连接，所述第二晶体管的第一栅极与初始控制线电性连接，所述第二晶体管的第二极与初始电压线电性连接；以及

发光器件，所述发光器件的阳极与所述驱动晶体管的源极电性连接，所述发光器件的阴极与负电源线电性连接。

2.根据权利要求1所述的像素电路，其特征在于，所述第二晶体管的第二栅极与所述第二晶体管的第一栅极电性连接，且所述第二晶体管为双沟道型薄膜晶体管。

3.根据权利要求2所述的像素电路，其特征在于，所述驱动晶体管的第二栅极与所述驱动晶体管的第一栅极电性连接，且所述驱动晶体管为双沟道型薄膜晶体管。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括：

第三晶体管，所述第三晶体管的第一极与所述正电源线电性连接，所述第三晶体管的第一栅极与所述第三晶体管的第二栅极、发光控制线电性连接，所述第三晶体管的第二极与所述驱动晶体管的漏极电性连接，且所述第三晶体管为双沟道型薄膜晶体管；和

第一电容，所述第一电容的一端与所述驱动晶体管的源极电性连接，所述第一电容的另一端与所述第三晶体管的第一极电性连接。

5.根据权利要求1所述的像素电路，其特征在于，在所述像素电路的初始化阶段中，所述第一晶体管、所述第二晶体管均处于导通状态，所述数据信号具有第一电位、第二电位，所述第一电位小于所述第二电位，所述数据信号的电位在所述初始化阶段中为所述第一电位。

6.根据权利要求5所述的像素电路，其特征在于，在所述像素电路的补偿阶段中，所述第一晶体管处于导通状态，所述第二晶体管处于截止状态，所述数据信号的电位在所述补偿阶段中为所述第一电位。

7.根据权利要求6所述的像素电路，其特征在于，在所述像素电路的写入阶段中，所述第一晶体管处于导通状态，所述第二晶体管、所述第三晶体管以及所述驱动晶体管处于截止状态，所述数据信号的电位在所述写入阶段中为所述第二电位。

8.根据权利要求7所述的像素电路，其特征在于，在所述像素电路的发光阶段中，所述第三晶体管、所述驱动晶体管均处于导通状态，所述第一晶体管、所述第二晶体管均处于截止状态。

9.根据权利要求8所述的像素电路，其特征在于，所述补偿阶段的持续时长大于所述初始化阶段的持续时长或者所述写入阶段的持续时长。

10.根据权利要求1至9任一项所述的像素电路，其特征在于，所述双沟道型薄膜晶体管的沟道材料至少包括金属氧化物。

11.一种显示面板，其特征在于，包括如权利要求1至10任一项所述的像素电路，至少一个所述像素电路阵列分布于所述显示面板的显示区。