[发明专利]一种全自动DRAM存储单元读写功能测试方法和系统

说明书

本发明涉及集成电路测试技术领域，提出一种全自动DRAM存储单元读写功能测试方法和系统，其中包括以下步骤：采集待测芯片的丝印图像，采用ResNet神经网络对所述丝印图像进行识别，得到丝印信息；根据所述丝印信息，从预设的数据库中读取与所述丝印信息匹配的读写功能测试方法，并将所述读写功能测试方法传输至ATE设备；将ATE设备与待测芯片电连接，所述ATE设备根据接收的读写功能测试方法对待测芯片进行读写功能测试。本发明实现DRAM存储单元读写功能测试工作的自动化，有效提高读写功能测试工作效率，同时保证较高的读写功能测试准确率。

技术领域

本发明涉及集成电路测试技术领域，更具体地，涉及一种全自动DRAM存储单元读写功能测试方法和系统。

背景技术

DRAM存储单元读写功能测试通常是建立在DRAM存储单元的故障模型上，常见的故障模型主要有：(1)基于固定单元的故障模型；(2)基于桥接缺陷的存储器测试故障模型；(3)基于关联缺陷的存储器测试故障模型；(4)数据保存故障模型等。这些故障模型表现出的故障模式主要有：(1)固定为“1”/“0”的硬失效或软实效；(2)开路或短路故障；(3)地址译码器故障；(4)图形敏感性故障：在某些测试图形时，存储器不能可靠工作等。

DRAM芯片存储单元读写功能测试需要投入花费大量的时间以及投入大量的人力物力，即便如此，人工出错的可能性仍然较大。目前测试工作人员致力于测试过程的自动化，提出采用ATE(Automatic Test Equipment，集成电路自动测试机)对芯片进行测试，通过设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。然而该方法仍然需要测试工作人员的全程参与，对于DRAM存储单元读写功能测试工作仍然存在效率低，出错概率高的问题。

发明内容

本发明为克服目前的DRAM存储单元读写功能测试工作存在效率低，出错概率高的缺陷，提供一种全自动DRAM存储单元读写功能测试方法和系统。

为解决上述技术问题，本发明的技术方案如下：

一种全自动DRAM存储单元读写功能测试方法，包括以下步骤：

采集待测芯片的丝印图像，采用ResNet神经网络对所述丝印图像进行识别，得到丝印信息；

根据所述丝印信息，从预设的数据库中读取与所述丝印信息匹配的读写功能测试方法，并将所述读写功能测试方法传输至ATE设备；

将ATE设备与待测芯片电连接，所述ATE设备根据接收的读写功能测试方法对待测芯片进行读写功能测试。

作为优选方案，所述ATE设备根据接收的读写功能测试方法对待测芯片进行读写功能测试的步骤包括：所述ATE设备根据接收的读写功能测试方法，分别设定施加于待测芯片的工作电源、输入电平、输出电平、参考电平和负载电流的值；设定待测芯片的上电顺序；设定待测芯片的控制信号、地址信号和数据信号的数据格式、时序、通道和控制寄存器的分配；依次调用预设的测试图形，向待测芯片写入数据，并读取所述待测芯片的输出数据；将所述待测芯片的输出数据与对应的期望读出数据进行比对验证，若比对一致，则判断待测芯片的读写功能正常；否则判断待测芯片的读写功能异常。

作为优选方案，所述预设的测试图形包括“0”图形、写全“1”读全“1”图形、行走图形、棋盘格图形中的一种或多种。

作为优选方案，还包括以下步骤：根据比对验证将待测芯片进行分类，将判断为读写功能正常的芯片通过传送带运输至第一分类，将判断为读写功能异常的芯片通过传送带运输至第二分类，并对芯片的正常率进行统计。