[发明专利]半导体装置

说明书

本公开涉及一种半导体装置。该半导体装置执行神经网络的处理。存储器MEM1保持多个像素值和j个压缩的加权因子。解压缩器DCMP将j个压缩的加权因子恢复为k(k≥j)个未压缩的加权因子。DMA控制器DMAC1从存储器MEM1中读取j个压缩的加权因子并将它们传送到解压缩器DCMP。累加器单元ACCU中的n(n＞k)个累加器将多个像素值和k个未压缩的加权因子相乘，以将相乘的结果累加并添加到时间序列中。设置在解压缩器DCMP和累加器单元ACCU之间的开关电路SW1基于由标识符表示的对应关系来将由解压缩器DCMP恢复的k个未压缩的加权因子传送到n个累加器。

技术领域

本发明涉及一种半导体装置，例如，涉及一种用于执行神经网络的处理的半导体装置。

背景技术

公开了以下列出的技术。

[专利文献1]日本未审查专利申请公开号2019-40403。

专利文献1公开了一种具有卷积运算处理电路的图像识别设备，卷积运算处理电路用于使用积分系数表进行运算，以便减少CNN(卷积神经网络)中卷积运算的计算量。积分系数表保持N×N的数据，并且N×N数据中的每个数据由系数和通道号组成。卷积运算处理电路包括乘积计算电路，乘积计算电路用于并行执行N×N的输入图像与系数的乘积运算，关于乘积运算结果对每个通道号进行累计加法运算，以及通道选择电路，通道选择电路用于针对每个通道号将加法运算结果存储在输出寄存器中。

发明内容

例如，在CNN等神经网络的处理中，将存储在存储器中的图像数据和加权因子数据传输到多个累加器时，期望使用直接存储器访问(DMA)控制器来实现高速。另一方面，特别地，加权因子数据的数据量可以非常大。因此，可设想一种方法，其中存储先前压缩在存储器上的加权因子数据，并且其通过解压缩器恢复为未压缩的加权因子数据，然后传送到多个累加器。

在这种情况下，作为配置解压缩器的方法，考虑配置在存储器和DMA控制器之间的方法、或者配置在DMA控制器和多个累加器之间的方法。在前一种方法中，担心不可能充分有效地利用多个累加器。在后一种方法中，由于需要为多个累加器中的每个累加器设置压缩器，因此存在电路面积和功耗增加的可能性。

根据本说明书和附图的描述，其他目的和新颖特征将变得清楚。

因此，一个实施例的半导体装置用于执行神经网络的处理，并且具有一个或多个存储器、解压缩单元、第一DMA控制器、累加器单元以及第一开关电路。一个或多个存储器保持多个像素值和j个压缩的加权因子。解压缩器将j个压缩的加权因子恢复为k(k≥j)个未压缩的加权因子。第一DMA控制器从存储器中读取j个压缩的加权因子并将它们传送到解压缩器。累加器单元具有n(n＞k)个累加器，其将多个像素值和k个未压缩的加权因子相乘，并将相乘的结果累积地添加到时间序列中。设置在解压缩器和累加器单元之间的第一开关电路基于由第一标识符表示的对应关系来将由解压缩器恢复的k个未压缩的加权因子传送到n个累加器。

通过使用一个实施例的半导体装置，可以实现电路面积的减少。

附图说明

图1是示出根据本发明的第一实施例的半导体装置的主要部分的配置示例的示意图。

图2是示出图1中的神经网络引擎的详细配置示例的图。

图3是示出图2中的解压缩器周围的运算示例的图。

图4是示出图2中的开关电路周围的配置示例的图。

图5是示出CNN中所包括的卷积层中的处理内容的示例的示意图。

图6是示出图2的神经网络引擎执行图5的处理时的运算示例的示意图。

图7是示出在图1和图2的半导体装置中抽取出一部分的配置示例的示意图。