[发明专利]一种浅沟槽的制备方法在审
| 申请号: | 202210557134.8 | 申请日: | 2022-05-20 |
| 公开(公告)号: | CN114927462A | 公开(公告)日: | 2022-08-19 |
| 发明(设计)人: | 张国伟;王建智 | 申请(专利权)人: | 合肥晶合集成电路股份有限公司 |
| 主分类号: | H01L21/762 | 分类号: | H01L21/762 |
| 代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 曹廷廷 |
| 地址: | 230012 安徽省合肥*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 沟槽 制备 方法 | ||
1.一种浅沟槽的制备方法,其特征在于,包括以下步骤:
S21:提供一半导体衬底,在所述半导体衬底上依次形成有氧化层和图形化的硬掩模层,所述图形化的硬掩模层中具有第一宽度的第一凹槽,所述第一凹槽的槽底暴露出所述氧化层;
S22:在所述图形化的硬掩模层上以及所述第一凹槽的内壁上通过LPCVD工艺形成氧化物膜层;
S23:刻蚀所述氧化物膜层,以在所述第一凹槽的侧壁上形成氧化物侧墙,并刻蚀所述第一凹槽下方的氧化层,以暴露出所述半导体衬底,同时形成第二宽度的第二凹槽,所述第一凹槽和第二凹槽连通;
S24:以所述氧化物侧墙为掩模,刻蚀所述半导体衬底,以在所述第二凹槽底部形成第三凹槽,所述第一凹槽、第二凹槽和第三凹槽连通且构成浅沟槽;
S25:去除所述氧化物侧墙以及所述氧化物侧墙覆盖的所述氧化层,以扩大所述第二凹槽的宽度;以及
S26:圆化处理所述第三凹槽的角部轮廓。
2.如权利要求1所述的浅沟槽的制备方法,其特征在于,S21具体包括:
提供一半导体衬底,所述半导体衬底上依次形成有氧化层、硬掩模层和图形化的光刻胶层;
以图形化的光刻胶层为掩模,刻蚀所述硬掩模层,以在所述硬掩模层中形成第一宽度的第一凹槽,所述第一凹槽的槽底暴露出所述氧化层;以及
去除剩余的所述光刻胶层。
3.如权利要求1所述的浅沟槽的制备方法,其特征在于,S23具体包括:
刻蚀所述氧化物膜层,以去除所述硬掩模层上表面的氧化物膜层,以及所述第一凹槽底壁上的大部分氧化物膜层,并在所述第一凹槽的侧壁上形成氧化物侧墙;暴露出所述半导体衬底,同时形成第二宽度的第二凹槽。
4.如权利要求3所述的浅沟槽的制备方法,其特征在于,所述第二宽度小于第一宽度,且所述第二宽度与第一宽度的宽度差为所述氧化物侧墙厚度的两倍。
5.如权利要求1所述的浅沟槽的制备方法,其特征在于,S24具体包括:
以所述氧化物侧墙为掩模,并以清洁模式方式刻蚀所述半导体衬底,以在所述第二凹槽的底部形成第二宽度的第三凹槽,所述第一凹槽、第二凹槽和第三凹槽连通且构成浅沟槽,且所述第一凹槽的宽度、第二凹槽的宽度和第三凹槽的宽度均相同。
6.如权利要求1所述的浅沟槽的制备方法,其特征在于,S25中,扩大宽度之后的所述第二凹槽的宽度为第一宽度。
7.如权利要求1所述的浅沟槽的制备方法,其特征在于,S26具体包括:
以图形化的硬掩模层为掩模,同时圆化处理所述第三凹槽开口侧的直角轮廓,以及第三凹槽底壁侧的直角轮廓。
8.如权利要求1所述的浅沟槽的制备方法,其特征在于,所述浅沟槽的肩宽为所述氧化物侧墙的厚度。
9.如权利要求1所述的浅沟槽的制备方法,其特征在于,所述氧化层为二氧化硅层,所述硬掩模层为氮化硅层。
10.如权利要求1所述的浅沟槽的制备方法,其特征在于,所述氧化物膜层为二氧化硅膜层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥晶合集成电路股份有限公司,未经合肥晶合集成电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210557134.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其形成方法、存储器
- 下一篇:一种提取大豆蛋白肽的深加工系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





