[发明专利]三维存储器、其制作方法及具有其的存储系统

说明书

本申请提供了一种三维存储器、其制作方法及具有其的存储系统。该制作方法包括：提供衬底，衬底上的堆叠体包括沿远离衬底的方向交替层叠的多层牺牲层和多层隔离层，堆叠体的至少一端具有台阶结构，台阶结构远离衬底的一侧具有多个第一台阶面，每层牺牲层具有远离衬底的第一表面，第一台阶面一一对应地位于第一表面中；在堆叠体中除台阶结构以外的区域形成贯穿至衬底的沟道阵列，并形成穿过各第一台阶面至衬底的伪沟道孔；在伪沟道孔的底部形成支撑层，伪沟道孔中除支撑层之外的区域构成接触孔，各接触孔分别贯穿一层牺牲层；将牺牲层置换为控制栅结构，以及在接触孔中形成导电通道，以使控制栅结构与导电通道电连接。上述方法降低了工艺难度。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种三维存储器、其制作方法及具有其的存储系统。

背景技术

随着对集成度和存储容量的需求不断提高，3D NAND存储器应运而生。3D NAND存储器大大节省了硅片面积，降低制造成本，增加了存储容量。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。在形成3D NAND存储器阵列的工艺中，先形成牺牲层和隔离层交替的堆叠体，然后将牺牲层置换为控制栅结构，得到栅极堆叠结构，上述栅极堆叠结构中形成有与不同控制栅结构连通的接触孔(SSCT)，用于填充导电材料，以引出字线。

然而，随着3D NAND存储器结构的层数增加，SSCT在栅极堆叠结构中刻蚀停止的难度增大，从而导致器件的工艺难度增大。

发明内容

本申请的主要目的在于提供一种三维存储器、其制作方法及具有其的存储系统，以解决现有技术中存储器结构随着堆叠层数增加导致工艺难度增大的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种三维存储器的制作方法，包括以下步骤：提供衬底，衬底上具有堆叠体，堆叠体包括沿远离衬底的方向交替层叠的多层牺牲层和多层隔离层，堆叠体的至少一端具有台阶结构，台阶结构远离衬底的一侧具有多个第一台阶面，每层牺牲层具有远离衬底的第一表面，第一台阶面一一对应地位于第一表面中；在堆叠体中除台阶结构以外的区域形成贯穿至衬底的沟道阵列，并形成穿过各第一台阶面至衬底的伪沟道孔；在伪沟道孔的底部形成支撑层，伪沟道孔中除支撑层之外的区域构成接触孔，各接触孔分别贯穿一层牺牲层；将牺牲层置换为控制栅结构，以及在接触孔中形成导电通道，以使控制栅结构与导电通道电连接。

进一步地，在形成伪沟道孔的步骤之前，制作方法还包括以下步骤：形成覆盖堆叠体的层间介质层；在形成伪沟道孔的步骤中，顺序刻蚀层间介质层和台阶结构，以形成连通至衬底的伪沟道孔。

进一步地，形成伪沟道孔的步骤包括：顺序刻蚀层间介质层和台阶结构，以形成贯穿至衬底的预备孔道；沿预备孔道的侧壁进行横向刻蚀，以形成伪沟道孔，牺牲层中具有突出于伪沟道孔的侧壁设置的裸露端部。

进一步地，在各伪沟道孔的底部形成支撑层的步骤包括：在伪沟道孔中沉积绝缘材料，以包裹裸露端部；刻蚀绝缘材料，以形成接触孔，剩余的绝缘材料构成支撑层，支撑层的远离衬底一侧的表面为接触孔的底面。

进一步地，在形成覆盖堆叠体的层间介质层的步骤之前，制作方法还包括以下步骤：在各第一台阶面上一一对应覆盖刻蚀阻挡层，在形成伪沟道孔的步骤中，顺序刻蚀层间介质层、刻蚀阻挡层和台阶结构，以形成连通至衬底的伪沟道孔。

进一步地，将牺牲层置换为控制栅结构，以及在接触孔中形成导电通道，包括：在接触孔中填充第一导电材料，以形成导电通道，第一导电材料中的部分沿远离衬底的方向穿过一层牺牲层设置；在堆叠体中形成贯穿至衬底的栅缝隙，以使牺牲层具有位于栅缝隙中的裸露端面；沿裸露端面刻蚀去除牺牲层；在牺牲层被去除的区域中填充第一栅极材料，以使第一栅极材料与导电通道接触。