[发明专利]一种四阱双向的可控硅结构的快充静电浪涌防护电路

说明书

本发明涉及一种四阱双向的可控硅结构的快充静电浪涌防护电路，第一深层N阱设置在P型衬底的上方，第一深层N阱的右侧边缘与P型衬底的右侧边缘连接，第一深层N阱的左侧边缘与P型衬底的左侧边缘保留距离；第一N阱、第一P阱、第二N阱、第二P阱依次连接；第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区互不连接且保留距离。本发明通过四阱分布、深层N阱以及特殊的结构设计形成高压触发开启的可控硅结构，实现电路在24V和12V快充环境下具有占用芯片面积小，触发电压可调，抗闩锁能力强以及低寄生电容的优良抗静电放电/抗浪涌防护特性。

技术领域

本发明涉及集成电路的静电放电防护及抗浪涌技术领域，特别涉及一种四阱双向的可控硅结构的快充静电浪涌防护电路。

背景技术

电动车的快充要求使用大功率的直流充电电源，半小时可以充满80%的电池容量，但过快的充电速度以及即插即用的优点会对动力电池组的抗静电放电（ESD）和抗浪涌（EOS）能力提出了更高的要求。

抗静电放电和抗浪涌是造成集成电路产品失效的一个主要因素之一。随着电动产品的更新迭代，快充设备中的控制芯片相较慢充设备来说通常采用更为先进的集成电路制程制造。先进的集成电路制备工艺使得芯片对抗静电放电和抗浪涌的耐受能力下降。在电子产品的实际应用过程中，连接24V以及12V的快充设备的电源和热插拔端口都有可能遭受抗静电放电和抗浪涌的损伤，造成电子系统工作异常，甚至造成充电设备连接端口有组件损坏。因此必须添加额外的抗静电放电/抗浪涌防护电路，防止抗静电放电/抗浪涌事件对电动产品数据的干扰，保证数据传输的准确性。

常见的抗静电放电/抗浪涌防护电路主要有二极管（Diode）、双极型晶体管（BJT）、金属氧化物半导体场效应晶体管（MOSFET）以及可控硅（SCR）等。0.18-μm CMOS工艺平台中，单向的可控硅（SCR）结构的开启电压通常达到16V以上，且由于内部寄生的双极型晶体管（BJT）的饱和作用，其维持电压仅为3V左右，无法有效保护24V或者12V的充电设备，也无法适应不同方向的抗静电放电/抗浪涌事件。

公开号为CN112599522A的现有技术公开了《一种快速开启均匀导通双向静电浪涌保护IC》，其增强了表面电流泄流能力，又增强抗静电鲁棒性。但该现有技术的电路结构对称（可参见图1、图6等），即是一种双向对称的结构，其应用场景单一；并且其具有额外的栅极电容，因此寄生电容较低高；另外其依靠N阱/P阱的雪崩击穿开启电路，无法通过简单的尺寸优化来提高其抗闩锁能力。

发明内容

本发明的目的在于针对单向的抗静电放电/抗浪涌防护电路占用芯片面积过大，防护场景单一的问题，本发明提供一种四阱双向的可控硅（SCR）结构的快充静电浪涌防护电路，利用可控硅结构的强鲁棒性，通过四阱分布、深层N阱以及特殊的结构设计形成高压触发开启的可控硅结构，实现电路在24V和12V快充环境下具有占用芯片面积小，触发电压可调，抗闩锁能力强以及低寄生电容的优良抗静电放电/抗浪涌防护特性。

为了实现上述发明目的，本发明实施例提供了以下技术方案：

一种四阱双向的可控硅结构的快充静电浪涌防护电路，包括纵向依次排布的衬底层、阱区层、注入层，所述衬底层包括P型衬底、第一深层N阱；所述阱区层包括横向依次排布的第一N阱、第一P阱、第二N阱、第二P阱；所述注入层包括横向依次排布的第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区；

所述第一深层N阱设置在P型衬底的上方，且第一深层N阱的上表面与P型衬底的上表面齐平；所述第一深层N阱的右侧边缘与P型衬底的右侧边缘连接，第一深层N阱的左侧边缘与P型衬底的左侧边缘保留距离；

所述第一N阱、第一P阱、第二N阱、第二P阱依次连接；

所述第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区互不连接且保留距离。