[发明专利]一种模板化的存储器测试图形发生器及方法

说明书

本发明公开了一种模板化的存储器测试图形发生器及方法，包括测试处理器、简单存储测试图形发生器、通道时序与波形发生器、电子管脚，所述简单存储测试图形发生器包括X地址发生器、Y地址发生器、D数据发生器、SMPG与通道映射，所述通道时序与波形发生器的进线端和SMPG与通道映射连接，所述通道时序与波形发生器的出线端和电子管脚连接；所述简单存储测试图形发生器根据上位机提供的SMPG资源映射表计算出的并行数据与被测器件的管脚一对一映射。本发明可以有效降低图像文件中测试向量的数量。同时该方案经模板化后，可提高测试程序的复用率，减少测试方案的开发周期。

技术领域

本发明涉及一种模板化的存储器测试图形发生器及方法，属于集成电路自动测试设备，半导体制造，仪器仪表，数字信号、混合信号芯片测试、高速信号检测等领域。

背景技术

在针对memory的测试场景中，测试这类器件往往具有两个特点：

1、器件管脚非常多，主要为较宽位数的地址管脚和数据管脚；

2、需要测试的数据量非常大，这是由于存储器的存储容量较大，而测试需要遍历所有的存储单元，避免存在坏点。

传统测试方案如图1所示：图形文件（Pattern），记录了每个周期下所有管脚的电平状态和时序。图形生成器（Pattern Generator，简称Pat Gen），负责根据图形文件向管脚生成器（Pin Gen）发送指令。管脚生成器每个通道一个，负责根据图形文件预先设置的时序产生数据激励或者接受返回数据。电子管脚（PE），为外部器件，负责将接收的激励数据转换为指定的激励电平，将待测器件返回的电平转换为数据。待测器件（DUT），其每个管脚分别连接电子管脚。

传统的测试方案是使用图形文件（Pattern）串行表征待测器件的测试向量，每一行向量表征一个周期下所有管脚的电平状态，通过多行向量描述完整的多个周期的测试集合。

随着待测器件管脚的增多和存储器容量的增大，测试向量的数量会成倍上升。所以在memory测试中这种测试方法效率非常低，且编写和修改pattern的错误率非常高。传统方式依靠图形文件中的测试向量表征被测器件管脚在每个周期下的电平状态，所以随着被测器件管脚的增多以及存储器容量的增大，图形文件中的测试向量会成倍上升，影响测试效率，提高编写和修改图形文件的难度。

此外，单纯依赖图形文件静态表征测试向量，限制了测试方案的复用性。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种模板化的存储器测试图形发生器及方法，本发明基于算法产生被测器件各个周期下所需地址与数据，可以有效降低图像文件中测试向量的数量。同时该方案经模板化后，可提高测试程序的复用率，减少测试方案的开发周期。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种模板化的存储器测试图形发生器，包括测试处理器、简单存储测试图形发生器、通道时序与波形发生器、电子管脚，所述测试处理器包括时序发生器、测试图形发生器、SMPG控制指令发生器、图形储存器和存储控制器，所述存储控制器分别与时序发生器、测试图形发生器、SMPG控制指令发生器、图形储存器连接，所述测试图形发生器分别与时序发生器、SMPG控制指令发生器连接，所述测试处理器将控制指令发给简单存储测试图形发生器。

所述简单存储测试图形发生器包括X地址发生器、Y地址发生器、D数据发生器、SMPG与通道映射，所述SMPG与通道映射分别与X地址发生器、Y地址发生器、D数据发生器连接，所述X地址发生器与Y地址发生器连接。所述通道时序与波形发生器的进线端和SMPG与通道映射连接，所述通道时序与波形发生器的出线端和电子管脚连接。

所述简单存储测试图形发生器根据上位机提供的SMPG资源映射表计算出的并行数据与被测器件的管脚一对一映射。