[发明专利]纳米片晶体管器件及其形成方法

说明书

本公开提供了纳米片晶体管器件及其形成方法。纳米片晶体管器件包括晶体管堆叠，该晶体管堆叠包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。该晶体管堆叠还包括上纳米片晶体管，该上纳米片晶体管在下纳米片晶体管上并具有分别与第一纳米片宽度和下栅极宽度不同的第二纳米片宽度和上栅极宽度。

技术领域

本公开总地涉及半导体器件的领域，更具体地，涉及纳米片晶体管器件。

背景技术

电子器件中的晶体管的密度已经持续增大。尽管三维晶体管结构能够帮 助增大晶体管密度，但是它们可能经历电脆弱性，诸如寄生电容。例如，在 三维晶体管结构的接触金属和栅极金属之间的寄生电容可能降低器件性能。

发明内容

根据这里的一些实施方式，一种纳米片晶体管器件可以包括晶体管堆叠， 该晶体管堆叠包括具有第一纳米片宽度的下三栅极纳米片晶体管和在下三 栅极纳米片晶体管上的上三栅极纳米片晶体管。上三栅极纳米片晶体管可以 具有不同于第一纳米片宽度的第二纳米片宽度。

根据一些实施方式，一种纳米片晶体管器件可以包括晶体管堆叠。该晶 体管堆叠可以包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。此 外，晶体管堆叠可以包括在下纳米片晶体管上的上纳米片晶体管。上纳米片 晶体管可以具有分别与第一纳米片宽度和下栅极宽度不同的第二纳米片宽 度和上栅极宽度。

根据一些实施方式，一种形成纳米片晶体管器件的方法可以包括形成初 始晶体管堆叠，该初始晶体管堆叠包括多个第一纳米片和在所述多个第一纳 米片上的多个第二纳米片。该方法可以包括通过去除所述多个第二纳米片的 第一部分而在初始晶体管堆叠中形成凹陷。该方法可以包括在凹陷中形成间 隔物。此外，间隔物可以与所述多个第一纳米片重叠，并接触所述多个第二 纳米片的在去除第一部分之后保留的第二部分。

附图说明

图1A是根据本发明的一些实施方式的纳米片晶体管器件的平面图。

图1B是图1A的第一纳米片堆叠和第二纳米片堆叠的沿着第二水平方 向Y截取的截面图。

图1C是图1B的第二纳米片堆叠的放大图。

图1D-图1F是根据本发明的另一些实施方式的纳米片堆叠的截面图。

图2A是根据本发明的另一些实施方式的纳米片晶体管器件的平面图。

图2B是图2A的纳米片堆叠的沿着第二水平方向Y截取的截面图。

图3A-图3N是示出形成图1C的纳米片堆叠的操作的截面图。

图4是示出形成图1C的纳米片堆叠的操作的流程图。

具体实施方式

根据本发明的实施方式，提供了包括晶体管堆叠的纳米片晶体管器件。 晶体管堆叠包括下晶体管和上晶体管，该上晶体管与下晶体管垂直地重叠并 可以与下晶体管共用栅电极。尽管已经提出具有不同的上纳米片宽度和下纳 米片宽度的阶梯式纳米片(sNS)结构，但是sNS结构的栅极金属可能与相 邻的接触金属具有寄生电容。具体地，该寄生电容可能随着sNS结构的阶梯 部分上的栅极的宽度的增大而增大。然而，根据本发明的实施方式，在sNS 栅极和源极/漏极接触之间的寄生电容可以通过去除栅电极材料的最靠近源 极/漏极接触的部分来减小。

将参照附图更详细地描述本发明的示例实施方式。

图1A是根据本发明的一些实施方式的纳米片晶体管器件100的平面图。 器件100包括第一晶体管堆叠110-1和第二晶体管堆叠110-2。为了图示的 简化，在图1A中仅示出两个晶体管堆叠110。然而，在一些实施方式中，器 件100可以包括三个、四个或更多个晶体管堆叠110。例如，两个晶体管堆 叠110-1、110-2可以是一对晶体管堆叠110，与器件100中的任何其它晶体 管堆叠110相比该对晶体管堆叠110彼此更靠近。