[发明专利]基于FPGA实现网络节点时间同步的方法

权利要求书

1.一种基于FPGA实现网络节点时间同步的方法，其特征在于，所述方法包括：

构建本地时钟模块；

基于所述构建本地时钟模块，设计脉冲同步模块；

基于所述设计脉冲同步模块，封装路径延迟测量过程及时间同步过程的以太网报文帧；

基于所述封装路径延迟测量过程及时间同步过程的以太网报文帧，记录报文在i节点发出的时刻时间戳值和报文在i+1节点被接受到时刻的时间戳值；

基于所述记录报文在i节点发出的时刻的时间戳值和报文在i+1节点被接受到时刻的时间戳值，对得到的所述时间戳值进行计算得到路径延迟测量结果；

基于所述对得到的所述时间戳值进行计算得到路径延迟测量结果，发送时间同步报文。

2.根据权利要求1所述的方法，其特征在于，所述构建本地时钟模块，包括：

利用FPGA板载晶振产生稳定时钟信号控制生成80bit计数器作为网络中的主时钟或从时钟；

通过所述FPGA板载晶振选择合适的时钟频率。

3.根据权利要求1所述的方法，其特征在于，所述设计脉冲同步模块，包括：

所述脉冲同步模块根据网络中所发送或接收数据的bit数进行设计；

不同节点的FPGA电路采用不同的脉冲同步方法对时钟信号进行同步处理。

4.根据权利要求1所述的方法，其特征在于，所述封装路径延迟测量过程及时间同步过程的以太网报文帧，包括：

采用协议规定的报文类型值添加进以太网数据帧头对所述报文进行区分。

5.根据权利要求1所述的方法，其特征在于，所述记录报文在i节点发出的时刻的时间戳值和报文在i+1节点被接受到时刻的时间戳值，包括：

将所述时间戳值封装进以太网报文帧指定空字段进行传输；

通过CRC校验模块对发送或接收的数据帧进行正确性校验。

6.根据权利要求1所述的方法，其特征在于，所述发送时间同步报文，包括：

记录所述报文从主节点发出时刻的时间戳以及所述报文在从节点被接受到的时刻时间戳；

根据所述路径延迟测量结果计算出时间同步偏差。

7.根据权利要求1所述的方法，其特征在于，所述方法还包括：当实现任意双节点的时间同步及其时间同步性能测试时，

FPGA之间通过点对点发送数据包实现全双工以太网链路通信；

通过使用网络抓包软件测试所述以太网链路通信是否正常。

8.根据权利要求7所述的方法，其特征在于，所述FPGA之间通过点对点发送数据包实现全双工以太网链路通信，之后还包括：

两块FPGA开发板通过发送与接收相应的报文记录相应时刻的时间戳值；

对两个节点进行时间偏差修正从而达到时间同步。

9.根据权利要求8所述的方法，其特征在于，所述对两个节点进行时间偏差修正从而达到时间同步，之后包括：

将修正的时间偏差通过串口输出至PC端；

通过进制转换得到时间同步精度。