[发明专利]沟槽型功率MOS器件及其制造方法

说明书

本发明提供了一种沟槽型功率MOS器件及其制造方法，在终端区最外侧终端沟槽的外侧的衬底的要求深度中增设至少一个掺杂区，所述掺杂区掺杂有第二导电类型的杂质，且所述掺杂区的净掺杂的导电类型为第一导电类型，能够优化最外侧终端沟槽附近的耗尽宽度和耗尽区边界线的曲率半径，使得耗尽边界线距终端区最外侧终端沟槽的距离足够，改变电场分布，降低碰撞电离率，从而提高了器件终端结构的耐压以及整个器件的可靠性。

技术领域

本发明涉及半导体器件制造技术领域，特别涉及一种沟槽型功率MOS器件及其制造方法。

背景技术

提高器件性能以及降低成本，是沟槽（Trench）型功率MOS（Metal OxideSemiconductor，金属氧化物半导体）器件设计与制造中一直关注的重点问题。其中，作为沟槽型功率MOS器件的一个重要组成部分，终端结构不仅直接影响了沟槽型功率MOS器件的器件性能，而且也对降低成本起着重要作用。

目前，通常将沟槽型功率MOS器件的终端结构的沟槽的尺寸设计为与元胞区一致，以避免终端结构的制造过程中有额外增加工艺步骤，降低成本，但是目前终端结构的耐压和器件整体上的可靠性仍有待于进一步改善。

发明内容

本发明的目的在于提供一种沟槽型功率MOS器件及其制造方法，能够提高终端区的耐压和器件整体上的可靠性。

为实现上述目的，本发明提供一种沟槽型功率MOS器件，其具有形成在第一导电类型的衬底的终端区上的终端结构，所述终端结构包括：

至少一条终端沟槽，形成在所述衬底的终端区中，且位于所述终端区的最外侧的一条终端沟槽为最外侧终端沟槽；

第一介质层，覆盖在所述终端沟槽的内表面上；

导电材料层，所述导电材料层填充在所述终端沟槽中且形成在所述第一介质层上；

至少一个掺杂区，所述掺杂区形成在所述最外侧终端沟槽外侧的终端区的衬底中，并掺杂有第一导电类型和第二导电类型的杂质，且所述掺杂区的净掺杂的导电类型为第一导电类型。

可选地，所述沟槽型功率MOS器件具有至少两个所述掺杂区，且各个所述掺杂区沿着从所述最外侧终端沟槽的深度延伸方向自上而下依次排列；其中，各个所述掺杂区的净掺杂的浓度一致，或者，各个所述掺杂区的净掺杂的浓度沿着所述最外侧终端沟槽的深度延伸方向自上而下逐渐变大。

可选地，至少部分所述掺杂区上下相接。

可选地，各个所述掺杂区均与所述最外侧终端沟槽有间距，且处于最下方的所述掺杂区位于所述最外侧终端沟槽的底部外侧，处于最上方的所述掺杂区的顶部低于所述最外侧终端沟槽的顶部。

可选地，所述终端结构还可包括第二导电类型的保护环，所述保护环设置在相应的所述终端沟槽的底部下方的衬底中。

可选地，所述的沟槽型功率MOS器件还包括元胞结构、层间介质层以及源极金属；所述元胞结构形成在所述衬底的元胞区上，所述终端区位于所述元胞区的外围；所述源极金属从所述元胞区上方延伸到所述最外侧终端沟槽外侧的部分所述终端区的上方，且通过所述层间介质层分别与所述导电材料层以及所述终端区的衬底电性隔离；各个所述掺杂区的宽度与所述源极金属超出所述最外侧终端沟槽的长度相同。

可选地，所述元胞结构包括至少一条元胞沟槽，以及，形成在各个所述元胞沟槽中的栅极和源极导电层；所述栅极和所述源极导电层在所述元胞沟槽中排列成上下结构或者左右结构；所述源极金属同时与所述源极导电层和部分所述终端沟槽中的导电材料层电性连接。

可选地，所述衬底包括第一导电类型的基底和第一导电类型的半导体外延层，所述终端沟槽、所述元胞沟槽以及各个所述掺杂区均形成在所述半导体外延层中。

基于同一发明构思，本发明还提供一种沟槽型功率MOS器件的制造方法，其包括：