[发明专利]集成ESD多晶硅层的半导体装置

说明书

本发明涉及一种集成ESD多晶硅层的半导体装置，包括设置于半导体基底上的ESD多晶硅层、设置于ESD多晶硅层上的层间介质层和设置于层间介质层上的第一金属电极和第二金属电极，第一金属电极和第二金属电极具有第一间隙，从在半导体基底表面的正投影来看，ESD多晶硅层投影的部分边界线围出至少一个凸出部，第一间隙投影从ESD多晶硅层投影跨过所述部分边界线并延伸到ESD多晶硅层投影的外部，该部分边界线围出的凸出部均落在第一间隙投影内，该半导体装置中，在第一间隙内的层间介质层表面不容易残留将第一金属电极和第二金属电极短路的导电材料，有助于避免第一间隙两侧的第一金属电极和第二金属电极导通，提高半导体装置的可靠性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种集成ESD多晶硅层的半导体装置。

背景技术

静电放电（ESD）是在集成电路浮接的情况下，大量电荷灌入集成电路的瞬时过程，静电放电会产生数百至数千伏特的高压，该高压会打穿集成电路中输入级的栅氧化层，对半导体器件产生破坏作用。因此在集成电路的输入及输出端需要设置ESD防护电路。

目前一种ESD防护电路包括在半导体器件的制造工艺中集成的ESD多晶硅层，该ESD多晶硅层中形成有掺杂区以构成静电释放通路。一种半导体器件的制造工艺中，通过在制造半导体器件的基底上沉积多晶硅层并对该多晶硅层进行图形化以及离子注入形成ESD多晶硅层，之后沉积层间介质层，在器件单元区的层间介质层中刻孔并填充导电材料，形成接触插塞（Contact）将基底内的器件电极的电性引出，然后在接触插塞以及层间介质层上形成金属层，并通过刻蚀该金属层以形成连接不同器件电极的金属电极。

上述制造工艺中，由于ESD多晶硅层的边缘在基底上形成有台阶，之后沉积的层间介质层在ESD多晶硅层的边缘处产生高低落差，当在层间介质层上沉积导电材料并刻蚀该导电材料（例如在制作接触插塞时，将孔外的导电材料全部去除）时，层间介质层表面的导电材料不容易去除干净，残留的导电材料会形成细小的导线，容易将在相应区域设计为断开的金属电极连接起来，导致短路，使得半导体器件失效。

为了将覆盖ESD多晶硅层边缘台阶的层间介质层表面形成的导电材料去除干净，避免在该边缘台阶上方形成的金属电极短路，一种现有方法是增加对该导电材料的过刻蚀时间，但是，研究发现，过刻蚀时间增加容易引起其它问题，例如会使得其它区域的该导电材料回刻程度过大，给最后得到的半导体装置带来可靠性风险。

发明内容

为了避免ESD多晶硅层的边缘台阶上方形成的金属电极短路，提高半导体装置的可靠性，本发明提供一种集成ESD多晶硅层的半导体装置。

本发明提供的集成ESD多晶硅层的半导体装置包括：

ESD多晶硅层，设置于一半导体基底上；

层间介质层，设置于所述ESD多晶硅层上且覆盖所述ESD多晶硅层及所述半导体基底；以及，

第一金属电极和第二金属电极，设置于所述层间介质层上，所述第一金属电极和所述第二金属电极之间具有第一间隙；

其中，所述ESD多晶硅层、所述第一金属电极、所述第二金属电极和所述第一间隙对应在所述半导体基底表面的正投影分别为ESD多晶硅层投影、第一金属电极投影、第二金属电极投影和第一间隙投影，所述ESD多晶硅层投影的部分边界线围出至少一个凸出部，所述第一间隙投影从所述ESD多晶硅层投影跨过所述部分边界线并延伸到所述ESD多晶硅层投影的外部，所述凸出部均落在所述第一间隙投影内。

可选的，以所述第一间隙投影的延伸方向为所述凸出部的长度方向，以所述第一间隙投影的宽度方向为所述凸出部的宽度方向，至少一个所述凸出部的长度大于宽度。

可选的，所述凸出部和所述第一间隙投影的同一侧侧边相互平行。

可选的，所述部分边界线具有分别位于所述第一间隙投影的两个侧边的第一边界点和第二边界点。