[发明专利]集成ESD多晶硅层的半导体装置

权利要求书

1.一种集成ESD多晶硅层的半导体装置，其特征在于，包括：

ESD多晶硅层，设置于一半导体基底上；

层间介质层，设置于所述ESD多晶硅层上且覆盖所述ESD多晶硅层及所述半导体基底；以及，

第一金属电极和第二金属电极，设置于所述层间介质层上，所述第一金属电极包围所述第二金属电极且留出一开口，所述第二金属电极具有位于所述开口内的延伸部，所述开口两侧的所述第一金属电极和所述第二金属电极的延伸部之间具有第一间隙；

其中，所述ESD多晶硅层、所述第一金属电极、所述第二金属电极和所述第一间隙对应在所述半导体基底表面的正投影分别为ESD多晶硅层投影、第一金属电极投影、第二金属电极投影和第一间隙投影，所述ESD多晶硅层投影的部分边界线围出至少一个凸出部，所述第一间隙投影从所述ESD多晶硅层投影跨过所述部分边界线并延伸到所述ESD多晶硅层投影的外部，所述凸出部均落在所述第一间隙投影内。

2.如权利要求1所述的半导体装置，其特征在于，以所述第一间隙投影的延伸方向为所述凸出部的长度方向，以所述第一间隙投影的宽度方向为所述凸出部的宽度方向，至少一个所述凸出部的长度大于宽度。

3.如权利要求1所述的半导体装置，其特征在于，所述凸出部和所述第一间隙投影的同一侧侧边相互平行。

4.如权利要求1所述的半导体装置，其特征在于，所述部分边界线具有分别位于所述第一间隙投影的两个侧边的第一边界点和第二边界点。

5.如权利要求4所述的半导体装置，其特征在于，至少一个所述凸出部超出所述第一边界点和所述第二边界点的连线；或者，至少一个所述凸出部未超出所述第一边界点和所述第二边界点的连线。

6.如权利要求4所述的半导体装置，其特征在于，所述第一边界点和所述第二边界点的连线与所述第一间隙投影的至少一个侧边垂直。

7.如权利要求1所述的半导体装置，其特征在于，所述ESD多晶硅层投影的所述部分边界线围出若干个所述凸出部。

8.如权利要求1至7任一项所述的半导体装置，其特征在于，所述第一间隙投影的宽度为4μm~20μm，所述凸出部的侧边与所述第一间隙投影的侧边之间的间距大于或等于0.5μm。

9.如权利要求1至7任一项所述的半导体装置，其特征在于，所述半导体基底中设置有源区和沟槽栅极，所述半导体装置还包括贯穿所述层间介质层且分别与所述源区和所述沟槽栅极电性连接的接触插塞，所述第一金属电极覆盖与所述源区电性连接的接触插塞，所述第二金属电极覆盖与所述沟槽栅极电性连接的接触插塞。

10.如权利要求9所述的半导体装置，其特征在于，所述接触插塞的材料包括铜、钨、钴、钌、锰、钛和钽中的至少一种。