[发明专利]一种扇出型晶圆级芯片的封装方法及其封装结构

说明书

本申请实施例提供的一种扇出型晶圆级芯片的封装方法及其封装结构，封装方法包括获取待处理晶圆；在待处理晶圆上制备至少一层第一重布线层和至少一层第一保护层，得到待塑封结构；对待塑封结构进行塑封处理，得到待制备结构；在待制备结构上制备至少一层第二重布线层和至少一层第二保护层，得到第一待切割结构；对第一待切割结构进行切割处理，得到封装后的扇出型晶圆级芯片。基于本申请实施例，通过设置多层重布线层，可以在小型化产品上实现锡球的整列排布，可以满足封装芯片轻量化、轻薄化的需求，可以保护芯片背面，减少隐裂等暗伤，进而可以减少封装结构的报废以及整机的报废。并且，可以改善封装芯片的散热性能以及提高电磁屏蔽能力。

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种扇出型晶圆级芯片的封装方法及其封装结构。

背景技术

晶圆级封装(Wafer Level Packaging,WLP)是一种“晶圆封装后再切割”的封装方式，采用集成电路芯片制造厂中的晶圆作业模式，在整片晶圆上完成封装后再切割，以一次性得到大量成品芯片。与传统封装相比，具有封装效率高、封装后芯片尺寸短小轻薄、输入输出密度高、电性能好等优点。WLP主要分为扇入型(Fan-in)和扇出型(Fan-out)两种封装方式。传统的WLP多采用Fan-in封装，应用于引脚数量较少的集成电路(IntegratedCircuit,IC)。随着晶圆制备工艺从开始的几十微米发展至现今的几纳米，芯片的尺寸越来越小，芯片表面的输入输出密度越来越高。为了适应相对落后的基板制造工艺及表面封装结构，Fan-out封装得到越来越广泛的应用及发展。

现有Fan-out封装工艺具有如下缺点：

(1)高集成多功能的小型化产品无法通过单层再布线层实现锡球的阵列排布，使得现有的扇出型封装工艺无法满足部分高端产品的性能需求；

(2)先研磨后切割的封装工艺，使得研磨后的芯片的厚度较厚，无法满足轻量化、轻薄化的产品需求；

(3)切割后的芯片背面无保护，在分拣PickPlace过程中易造成隐裂等暗伤，暗伤严重的在封装后的测试过程中会被检测出，从而造成整个塑封件的报废，暗伤轻微的在封装后的测试过程中若未被检测出，可能会造成整机的报废；

(4)塑封体远离芯片的一侧塑封层较厚，导致芯片的散热效果较差。

发明内容

本申请实施例提供了扇出型晶圆级芯片的封装方法及其封装结构，通过设置多层重布线层，可以在小型化产品上实现锡球的整列排布，可以满足封装芯片轻量化、轻薄化的需求，可以保护芯片背面，减少隐裂等暗伤，进而可以减少封装结构的报废以及整机的报废。并且，可以改善封装芯片的散热性能以及提高电磁屏蔽能力。

本申请实施例提供了一种扇出型晶圆级芯片的封装方法，包括：

获取待处理晶圆；

在待处理晶圆上制备至少一层第一重布线层和至少一层第一保护层，得到待塑封结构；第一重布线层的数量和第一保护层的数量相等，且第一保护层覆盖第一重布线层的部分区域；

对待塑封结构进行塑封处理，得到待制备结构；

在待制备结构上制备至少一层第二重布线层和至少一层第二保护层，得到第一待切割结构；第二重布线层与第一重布线层连接，第二重布线层的数量和第二保护层的数量相等，且第二保护层覆盖第二重布线层的部分区域；

对第一待切割结构进行切割处理，得到封装后的扇出型晶圆级芯片。

进一步地，待处理晶圆包括第一表面和第二表面，第一表面和第二表面相对设置；

在待处理晶圆上制备至少一层第一重布线层和至少一层第一保护层，得到待塑封结构，包括：

在待处理晶圆的第一表面上制备至少一层第一重布线层和至少一层第一保护层，得到第二待切割结构；