[发明专利]扇出型封装结构和扇出型封装结构的制备方法

说明书

本发明的实施例提供了一种扇出型封装结构和扇出型封装结构的制备方法，涉及半导体封装技术领域，该扇出型封装结构包括缓冲层、芯片、塑封体、第一组合布线层和第一焊球，通过设置缓冲层，并将芯片贴附在缓冲层上，然后设置包覆在芯片外的塑封体，缓冲层的热膨胀系数小于塑封体的热膨胀系数，第一焊球与第一组合布线层电连接，第一组合布线层与芯片电连接，实现了扇出型封装。相较于现有技术，本发明通过额外设置缓冲层，且塑封体局部包覆在缓冲层上，缓冲层的热膨胀系数较小，在器件受力时，缓冲层可以优先于塑封体变形，吸收塑封体的结构应力，能够实现产品内部应力的平衡，有效减缓塑封翘曲问题。

技术领域

本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型封装结构和扇出型封装结构的制备方法。

背景技术

随着半导体行业的快速发展，扇出型晶圆级封装(Fan-out wafer levelpackage，FOWLP)封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，扇出封装技术（fan out）主要是实现多引脚输出以及小间距输出引脚，在满足多芯片封装时，往往需要占据更大尺寸的封装面积，同时扇出型晶圆芯片封装过程中，由于各种材料的热膨胀系数不匹配，导致各处受力不均，无法实现产品内部应力的平衡，容易存在塑封翘曲问题。

发明内容

本发明的目的包括，例如，提供了一种扇出型封装结构和扇出型封装结构的制备方法，其能够实现产品内部应力的平衡，有效减缓塑封翘曲问题。

本发明的实施例可以这样实现：

第一方面，本发明提供一种扇出型封装结构，包括：

缓冲层；

贴附在所述缓冲层上的芯片；

包覆在所述芯片外的塑封体；

设置在所述缓冲层上的第一组合布线层；

以及设置在所述第一组合布线层上的第一焊球；

其中，所述塑封体局部包覆在所述缓冲层上，且所述缓冲层的热膨胀系数小于所述塑封体的热膨胀系数，所述第一焊球与所述第一组合布线层电连接，所述第一组合布线层与所述芯片电连接。

在可选的实施方式中，所述缓冲层上设置有容置凹槽，所述容置凹槽的深度大于所述芯片的厚度，所述芯片贴装在所述容置凹槽内，所述塑封体至少覆盖在所述容置凹槽上，所述缓冲层的边缘延伸至外部空间，以使所述缓冲层的侧壁裸露在外。

在可选的实施方式中，所述缓冲层上还设置有填充通孔，所述填充通孔位于所述容置凹槽的至少两侧，所述塑封体覆盖在所述填充通孔上，以使所述塑封体和所述缓冲层交错设置。

在可选的实施方式中，所述缓冲层上还设置有填充通孔，所述填充通孔位于所述容置凹槽的至少两侧，所述填充通孔内填充形成有导电导热柱。

在可选的实施方式中，所述塑封体远离所述第一组合布线层的一侧还设置有第二组合布线层，所述第二组合布线层上还设置有第二焊球，所述第二焊球与所述第二组合布线层电连接，所述第二组合布线层与所述导电导热柱电连接，所述导电导热柱与所述第一组合布线层电连接。

在可选的实施方式中，所述容置凹槽的底壁上设置有贯通至所述第一组合布线层的定位槽，所述定位槽中形成有第一导电柱，所述第一组合布线层与所述第一导电柱的一端连接，所述芯片与所述第一导电柱的另一端连接，以使所述芯片和所述第一组合布线层电连接。