[发明专利]一种T型底部保护的沟槽型碳化硅MOSFET及其制备方法

说明书

本发明提供了一种T型底部保护的沟槽型碳化硅MOSFET及其制备方法，其包括：漏极（10），碳化硅衬底（9），碳化硅N外延（8）；碳化硅N外延（8）内部上方左侧包括Ppluswell区（5）和Ppluswell区（5）的上方的第一N+区（3）；沟槽区（11）；绝缘介质隔离层（2）；源极（1）。本发明通过施加注入缓冲层，形成Ppluswell包Pwell的形貌，而后对Ppluswell区选择性刻得到碳化硅沟槽，且两沟槽间保留一个Ppluswell，沟槽底部保留了部分Ppluswell，完整的Ppluswell用于形成源极；在氮化硅、的侧壁保护下，对残留的Ppluswell进行加浓注入，形成PplusBottom，此处的PplusBottom通过边缘未刻蚀的Ppluswwell同源极相连接；未被刻蚀的Ppluswell形成源极，同PplusBottom对碳化硅N外延进行耗尽，对漂移区耗尽，避免过高的电场冲击拐角处栅氧及Pwell，提高器件耐压水平。

技术领域

本发明涉及沟槽型碳化硅MOSFET制备技术领域，具体涉及一种T型底部保护的沟槽型碳化硅MOSFET及其制备方法。

背景技术

碳化硅MOSFET相比较传统的硅MOSFET，具有开通关断速度快，开关损耗小，导通电阻低等特点，适用于工作在更高工作频率的领域，同时其高温特性相比传统硅器件好，可以工作在更高的温度环境。因此，碳化硅MOSFET是现代电力电子器件的重要组成部分，由于其具有高频高功率密度的特点，可以大幅缩减电源体积，并提升转换效率。

碳化硅MOSFET主要包含平面和沟槽两种结构，由于平面碳化硅MOSFET的沟道迁移率低，电流密度没有沟槽碳化硅MOSFET表现的好。。

然而，上述的沟槽型MOSFET在过高的电场冲击，拐角处的栅氧及P型衬底耐压程度较低，容易耗尽电量，因此，有必要针对该缺陷进行改进。

发明内容

有鉴于此，有必要提供一种T型底部保护的沟槽型碳化硅MOSFET及其制备方法，解决现有技术中因过高的电场冲击导致的拐角处的栅氧及P型衬底耐压程度较低，容易耗尽电量的技术问题。

为了解决上述技术问题，本发明提供了一种T型底部保护的沟槽型碳化硅MOSFET，包括：

漏极10，位于所述漏极10上方的碳化硅衬底9，位于所述碳化硅衬底9上方的碳化硅N外延8；所述碳化硅N外延8内部上方左侧包括Ppluswell区5，所述Ppluswell区5的两侧分别包括第一Pwell区41和第二Pwell区42，所述第一Pwell区41和Ppluswell区5的上方包括第一N+区3，所述第二Pwell区42和Ppluswell区5的上方包括第二N+区，所述第一Pwell区41和Ppluswell区5的右侧包括沟槽区11，所述沟槽区11包括自下而上的PplusBottom区6、栅氧区和多晶硅区7，所述沟槽区11的上方包括绝缘介质隔离层2，所述绝缘介质隔离层2的上方包括源极1；

其中，所述PplusBottom区6的沟槽深度大于所述Ppluswell区5的沟槽深度，所述PplusBottom区6的宽度大于所述沟槽区11的宽度相同，且所述PplusBottom区6与所述沟槽区11的下部区域部分重叠。

优选的，所述第一Pwell区41、Ppluswell区5、第二Pwell区42与所述沟槽区11侧壁依次相接，且依次重复设置在所述碳化硅N外延8的内部上方。

优选的，所述沟槽区11包括栅氧区，且所述栅氧区半环形包覆所述多晶硅区7。

本发明还提供一种T型底部保护的沟槽型碳化硅MOSFET的制备方法，包括：

将多晶硅沉积注入缓冲层12，并对所述缓冲层12选择性刻蚀，多次高温注入Al离子，得到深度小于沟槽深度的第一Pwell区41和第二Pwell区42，和深度大于沟槽深度的Ppluswell区5；

沉积刻蚀掩膜层13，对Ppluswell区5进行选择性刻蚀；