[发明专利]一种底部保护接地沟槽型碳化硅MOSFET及其制备方法

说明书

本发明提供了一种底部保护接地沟槽型碳化硅MOSFET及其制备方法，其包括：漏极（11），碳化硅衬底（10），碳化硅N外延（9）；碳化硅N外延（9）内部上方左侧的Pwell区（5）、中侧的沟槽区（12）、右侧的Ppluswell区（6）；绝缘介质隔离层（2）以及源极（1）。本发明包含Pwell，Ppluswell及PBottomPlus，Pwell和Ppluswell在注入缓冲层的作用下可以使Ppluswell保留了较浓且深的掺杂，兼顾Vth调整及耐击穿的调整；选择性同时刻蚀Pwell和Ppluswell区，得到的沟槽两侧分别是Pwell和Ppluswell，沟槽底部一侧保留部分Ppluswell的区域；基于侧壁保护层，对沟槽底部的Ppluswell进行加浓注入，得到浓掺杂且较深的PBottomPlus；沟槽底部保留的Ppluswell与PBottomPlus具有良好电气连接，保证了相邻的PBottomPlus区域可以接地，夹断Pwell和PlusWell间的强电场，保护拐角处的栅氧。

技术领域

本发明涉及沟槽型碳化硅MOSFET制备技术领域，具体涉及一种底部保护接地沟槽型碳化硅MOSFET及其制备方法。

背景技术

20 世纪90 年代以来，碳化硅(silicon carbide，SiC)MOSFET 技术的迅速发展，引起人们对这种新一代功率器件的广泛关注。与Si 材料相比，碳化硅材料较高的热导率决定了其高电流密度的特性，较高的禁带宽度又决定了SiC 器件的高击穿场强和高工作温度。尤其在SiC MOSFET 的开发与应用方面，与相同功率等级的Si MOSFET 相比，SiCMOSFET 导通电阻、开关损耗大幅降低，适用于更高的工作频率，另由于其高温工作特性，大大提高了高温稳定性。但由于SiC MOSFET 的价格相当昂贵，限制了它的广泛应用。

而今，碳化硅MOSFET已经发展为现代电力电子器件的重要组成部分，由于其具有高频高功率密度的特点，可以大幅缩减电源体积，并提升转换效率。碳化硅MOSFET主要包含平面和沟槽两种结构，由于平面碳化硅MOSFET的沟道迁移率低，电流密度没有沟槽碳化硅MOSFET表现的好。

然而，现有技术中的沟槽型碳化硅MOSFET在底部的接地保护上考虑有所欠缺，往往导致沟槽型碳化硅MOSFET的底部因接地不够优秀而出现产品性能降低甚至损害的问题，因此，有必要针对该缺陷进行改进。

发明内容

有鉴于此，有必要提供一种底部保护接地沟槽型碳化硅MOSFET及其制备方法，能够解决现有技术中沟槽型碳化硅MOSFET的因底部因接地不够优秀而出现产品性能降低甚至损害的问题。

为了解决上述技术问题，本发明提供了一种底部保护接地沟槽型碳化硅MOSFET，包括：

漏极11，位于所述漏极11上方的碳化硅衬底10，位于所述碳化硅衬底10上方的碳化硅N外延9；所述碳化硅N外延9内部上方左侧包括Pwell区5，所述Pwell区5上方包括一个N+区3，所述碳化硅N外延9内部上方中侧包括沟槽区12，所述沟槽区12包括自下而上的PBottomplus区7、栅氧区4和多晶硅区8，所述碳化硅N外延9内部上方右侧包括Ppluswell区6，所述栅氧区4和多晶硅区8的上方包括绝缘介质隔离层2，所述绝缘介质隔离层2的上方包括源极1；

其中，所述N+区3、所述沟槽区12以及所述Ppluswell区6的深度依次从低到高，所述PBottomplus区7的宽度小于栅氧区4的宽度。

优选的，所述N+区3、所述沟槽区12以及所述Ppluswell区6依次侧壁相接，且依次重复设置在所述碳化硅N外延9的内部上方。

优选的，所述Ppluswell区6的下部与所述栅氧区4和PBottomplus区7均侧壁相接。

优选的，所述栅氧区4半环形包覆所述多晶硅区8。

优选的，所述栅氧区4下部与所述PBottomplus区7上部相接。