[发明专利]一种底部保护接地沟槽型碳化硅MOSFET及其制备方法有效
| 申请号: | 202210401048.8 | 申请日: | 2022-04-18 |
| 公开(公告)号: | CN114496784B | 公开(公告)日: | 2022-07-12 |
| 发明(设计)人: | 张益鸣 | 申请(专利权)人: | 深圳芯能半导体技术有限公司 |
| 主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L29/872 |
| 代理公司: | 深圳卓启知识产权代理有限公司 44729 | 代理人: | 刘新子 |
| 地址: | 518000 广东省深圳市龙岗区宝龙*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 底部 保护 接地 沟槽 碳化硅 mosfet 及其 制备 方法 | ||
1.一种底部保护接地沟槽型碳化硅MOSFET,其特征在于,包括:
漏极(11),位于所述漏极(11)上方的碳化硅衬底(10),位于所述碳化硅衬底(10)上方的碳化硅N外延(9);所述碳化硅N外延(9)内部上方左侧包括Pwell区(5),所述Pwell区(5)上方包括一个N+区(3),所述碳化硅N外延(9)内部上方中侧包括沟槽区(12),所述沟槽区(12)包括自下而上的PBottomplus区(7)、栅氧区(4)和多晶硅区(8),所述碳化硅N外延(9)内部上方右侧包括Ppluswell区(6),所述栅氧区(4)和多晶硅区(8)的上方包括绝缘介质隔离层(2),所述绝缘介质隔离层(2)的上方包括源极(1);
其中,所述N+区(3)、所述沟槽区(12)以及所述Ppluswell区(6)的深度依次从低到高,所述PBottomplus区(7)的宽度小于栅氧区(4)的宽度。
2.根据权利要求1所述的底部保护接地沟槽型碳化硅MOSFET,其特征在于,所述N+区(3)、所述沟槽区(12)以及所述Ppluswell区(6)依次侧壁相接,且依次重复设置在所述碳化硅N外延(9)的内部上方。
3.根据权利要求1所述的底部保护接地沟槽型碳化硅MOSFET,其特征在于,所述Ppluswell区(6)的下部与所述栅氧区(4)和PBottomplus区(7)均侧壁相接。
4.根据权利要求1所述的底部保护接地沟槽型碳化硅MOSFET,其特征在于,所述栅氧区(4)半环形包覆所述多晶硅区(8)。
5.根据权利要求4所述的底部保护接地沟槽型碳化硅MOSFET,其特征在于,所述栅氧区(4)下部与所述PBottomplus区(7)上部相接。
6.一种根据权利要求1-5任一项所述的底部保护接地沟槽型碳化硅MOSFET的制备方法,其特征在于,所述制备方法包括:
通过沉积注入缓冲层(13),并对其选择性刻蚀,注入缓冲层(13)的厚度决定了Pwell区(5)的注入深度,注入缓冲层(13)选择多晶硅;
通过Al离子多次高温注入,得到深度浅于沟槽区(12)沟槽深度的Pwell区(5)和深度大于沟槽区(12)沟槽深度的Ppluswell区(6);
保留缓冲层(13),沉积碳化硅刻蚀掩膜层(14)并开孔,开孔区位于Pwell区(5)及Ppluswell区(6)之间,对碳化硅进行刻蚀,形成碳化硅沟槽,沟槽的深度小于Ppluswell区(6)的深度;
沉积碳化硅并对其进行无掩膜版干法刻蚀,得到具有侧壁保护层(15)的沟槽;
进行Al离子加浓注入,形成PBottomplus区(7),该PBottomplus区(7)与Ppluswell区(6)完全短接;
清除掩膜层(14),沉积新的注入掩膜层,选择性进行N+注入形成N+区(3),清除掩膜层,并沉积碳膜对其进行高温退火,随后清除碳膜;
制备栅氧区(4)和多晶硅区(8);
随后进行隔离层沉积,开孔定义源极(1),栅极及漏极(11),得到所述底部保护接地沟槽型碳化硅MOSFET。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳芯能半导体技术有限公司,未经深圳芯能半导体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210401048.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





