[发明专利]一种接触孔接触电阻测试结构

说明书

本发明提供一种接触孔接触电阻测试结构，所述结构包括第一测试结构和第二测试结构，第一测试结构包括形成于半导体衬底中且阵列排列的第一有源区，第一有源区的两端分别设有第一接触孔，每行中的第一有源区通过第一接触孔相连形成行链条，行链条间通过所述第一接触孔相连形成串联的第一链条结构；第二测试结构包括形成于半导体衬底中且阵列排列的第二有源区，第二有源区的两端分别设有第二接触孔，每列中的第二有源区通过第二接触孔相连形成列链条，列链条间通过第二接触孔相连形成串联的第二链条结构。利用本发明的测试结构可以直接从电阻值判断靠近浅沟道隔离区的接触孔与有源区SiGe是否接触良好，同时监测两个方向的接触孔相对有源区的漂移情况。

技术领域

本发明属于半导体集成电路技术领域，特别是涉及一种接触孔接触电阻测试结构。

背景技术

接触孔(Contact，CT)是连接前道晶体管和后道金属配线的通道，既要连接栅极，又要连接到源极和漏极，它刻蚀的好与坏直接影响到半导体器件的特性和产品的良率。因此，在半导体器件的制造工艺中，接触孔刻蚀工艺是极富挑战性的一项工艺，接触孔刻蚀完成后对其电阻的检测变得非常关键。

嵌入式硅锗技术是针对提高PMOS器件中空穴的迁移率而提出的，通常是通过选择性外延技术在源漏区生长锗硅，实现沟道区引入应变。28HV LV区通过源漏嵌入SiGe应变材料可以有效提高PMOS速度，在多晶硅和有源区同时形成自对准硅化物(Salicide)，如NiSi，降低它们的方块电阻和接触电阻，在设计上可以得到更小串联电阻，提高电路速度。但是，如图1所示，通过LV区SiGe上的PMOS接触孔切片发现，靠近浅沟道隔离结构(STI)的SiGe形貌较不规整，向STI处倾斜，如图1虚线部分所示，若该地方连接有接触孔，接触孔中的金属有可能会存在与SiGe上方的NiSi接触异常的情况。

另外，若接触孔对有源区漂移(shift)太大，靠近STI的接触孔与SiGe上的NiSi接触不良的风险会增加，此时需通过晶圆可接受测试(Wafer Acceptance Test，WAT)的电阻数据来监控其接触情况，但28HV版图中没有添加此处接触孔接触电阻的测试结构(Testkey)。

因此，提供一种SiGe上接触孔接触电阻测试结构是本发明技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种接触孔接触电阻测试结构，用于监控靠近浅沟道隔离结构的接触孔在X与Y方向上与有源区SiGe是否接触良好。

为实现上述目的及其他相关目的，本发明提供一种接触孔接触电阻测试结构，所述测试结构至少包括第一测试结构和第二测试结构，

所述第一测试结构包括形成于半导体衬底中且阵列排列的第一有源区，所述第一有源区的两端分别设有第一接触孔，每行中的所述第一有源区通过所述第一接触孔相连形成行链条，所述行链条间通过所述第一接触孔相连形成串联的第一链条结构，所述第一链条结构的两端为第一测试端口；

所述第二测试结构包括形成于所述半导体衬底中且阵列排列的第二有源区，所述第二有源区的两端分别设有第二接触孔，每列中的所述第二有源区通过所述第二接触孔相连形成列链条，所述列链条间通过所述第二接触孔相连形成串联的第二链条结构，所述第二链条结构的两端为第二测试端口。

优选地，所述第一有源区之间设有第一浅沟道隔离区，所述第二有源区之间设有第二浅沟道隔离区。

优选地，所述第一测试结构中，每行中的所述第一有源区通过所述第一接触孔之间的第一金属层相连形成行链条，所述行链条间通过所述第一金属层相连形成串联的第一链条结构。

优选地，所述第二测试结构中，每列中的所述第二有源区通过所述第二接触孔之间的第二金属层相连形成列链条，所述列链条间通过所述第二金属层相连形成串联的第二链条结构

优选地，所述第一有源区上形成有第一多晶硅层。