[发明专利]一种抗单粒子效应辐射加固带隙基准电路

权利要求书

1.一种抗单粒子效应辐射加固带隙基准电路，其特征在于，包括PMOS晶体管MP1～MP7；NMOS晶体管MN1～MN8；二极管D1～D9；PNP三极管BP1～BP3；电阻R1～R6；电容C1～C3；其中的R1、MN1、MN2、MP1、MP2、MN3、MN4、D1～D4为启动电路，为带隙基准电路提供偏置电流；所述的MP3、MP6、MP7、MN5、MN6、D5～D8、C1～C2、R2、MN7、MP4、MP5、MN8构成运算放大器，所述的MP3、MP4通过电流镜镜像MP1的电流给运算放大器提供偏置，MP5也通过电流镜镜像给后续基准电压产生部分提供偏置，且运算放大器输入端对MP6、MP7的栅极电位分别连接R3和BP3发射极；所述的R4、R5、R3、BP1～BP3、D9、以及R6、C3构成带隙基准电压产生电路，其中的BP1与BP3的基极-发射极电压差产生正温度系数的电压信号，BP3基极-发射极正向PN结产生负温度系数的电压，两者相加得到与温度无关的基准电压；

其中的电阻R1一端连接外接电源，一端连接MN1的漏端；MN1的源端连接地，栅端连接MN2的栅端；MN2的源端接地，漏端接MP1的漏端和栅端；MP1的源端接电源；MP1的栅端连接MP3、MP4、MP5的栅端；MP2的漏端接MN3的漏端和栅端，MN3的源端接D1的阳极，D1阴极接地；MN3栅端接MN4栅端，MN4源端接D2阳极，D2阴极接D3阳极，D3阴极接D4阳极，D4阴极接地；MN4的漏端分别接MP5、MN8的漏端；MN8的栅端分别接MP4、MN7的漏端，MN8的源端接R4、R5、R6的一端；R4的另一端分别接R3一端、MP6栅端、D9阳极；R5的另一端分别接R3一端、MP7栅端、BP3发射极；D9阴极接BP2发射极；R3另一端接BP1发射极；BP1、BP2、BP3基极、集电极接地；MP3漏端分别接MP6、MP7源端；MP6漏端接MN5漏端和栅端；MN5源端接地，MN5栅端接D5阳极，D5阴极接D6阳极，D6阴极接地；C1一端接MP6、MP7源端，另一端接地；MP7漏端接MN6漏端，MN6源端接地；MN6漏端分别接MN7栅端、D7阳极，R2一端；D7阴极接D8阳极，D8阴极接地；R2另一端接C2一端，C2另一端接MN7漏端。

2.根据权利要求1所述的抗单粒子效应辐射加固带隙基准电路，其特征在于：所述的启动电路开启完成后，MN3栅端电压为V_D1+V_THN3，MN4开启所需的栅极电压为V_D1+V_D2+V_D3+V_THN4≈3V_D1+V_THN3＞V_D1+V_THN3。

3.根据权利要求1所述的抗单粒子效应辐射加固带隙基准电路，其特征在于：所述的运算放大器中R2、C2给运放提供米勒补偿，电容C1设于MP6、MP7源极直接，提供滤波。

4.根据权利要求1所述的抗单粒子效应辐射加固带隙基准电路，其特征在于：所述的运算放大器中D5、D6开启的电压小于MN5、MN6的阈值电压，所以正常条件下不会导通，如果MN5、MN6栅极出现单粒子瞬态扰动尖峰电流，可以通过D5、D6及时泄放。

5.根据权利要求1所述的抗单粒子效应辐射加固带隙基准电路，其特征在于：所述的运算放大器中D7、D8开启的电压小于MN6、MN7的阈值电压，可稳定MN7栅极电位。

6.根据权利要求1所述的抗单粒子效应辐射加固带隙基准电路，其特征在于：所述的MN8源极同时连接电阻R4、R5一端，MP6、MP7栅极电位分别连接电阻R4、R5另一端，保证流过两个电阻的电流相等。

7.根据权利要求1所述的抗单粒子效应辐射加固带隙基准电路，其特征在于：所述的带隙基准电压产生电路中R4、R5两端电压精确相等，所以保证BP1、BP3发射极电流也相等，减小输出基准的失调；D9、BP2正常工作时也不会导通，辐照条件下可以有效泄放基准产生部分的瞬态电流，保证输出基准稳定；R6、C3构成低通滤波器，滤除输出因为单粒子入射诱发的尖峰电压。