[发明专利]FDSOI源漏外延生长方法

说明书

本发明公开了一种FDSOI源漏外延生长方法，包括：按现有工艺制造FDSOI直至沉积第一层隔离侧墙；刻蚀去除绝缘体硅顶部和栅极顶部的第一层隔离侧墙，保留栅极两侧的第一层隔离侧墙；绝缘体硅顶部生长硅外延，打开沟槽窗口；NMOS源漏区域第一材料外延生长；PMOS源漏区域第二材料外延生长，锗硅生长前清洗后所剩余的锗硅层厚度大于PMOS源漏外延生长所需要厚度的最小值；刻蚀去除第一层隔离侧墙底部旁的外延硅。

技术领域

本发明涉及半导体领域，特别是涉及一种绝缘体上半导体层(Semiconductor OnInsulator,SOI)的有源漏外延生长方法。

背景技术

场效应晶体管是一种电压控制型半导体器件，主要包括平面场效应晶体管(MOSFET)、鳍式场效应晶体管(FinFET，1999年发布)和基于SOI的超薄绝缘层上硅体晶体管(FDSOI，2000发布)。随着集成电路的持续飞速发展，电路中器件关键尺寸持续缩小，对应组成元器件的薄膜厚度也在持续减薄，全耗尽型绝缘体上硅(Fully Depleted SOI,FDSOI)成为一种克服短沟道效应的选择。

FDSOI技术即全耗尽型SOI技术，FDSOI工艺中，衬底结构包括半导体主体层，介质埋层和半导体顶层，介质埋层形成于半导体主体层表面，半导体顶层形成于介质埋层表面；通常，半导体主体层和半导体顶层的材料采用Si。半导体顶层通常称为SOI层，半导体顶层具有超薄结构，利用超薄的半导体顶层形成半导体器件能得到超薄晶体管，超薄晶体管的栅极结构底部的由半导体顶层组成的沟道区在器件工作时会被全部耗尽，能消除浮体效应，从而能很好的控制晶体管的短沟道效应，进而可以降低供电电压。

FDSOI平面电晶体的栅极长度可以微缩到14纳米以下，早期大量的电学仿真结果表明，在此结构中，为减小晶体管漏致势垒的降低(DIBL)程度，需同时减小FDSOI衬底的埋入电介质层厚度(即BOX厚度)和顶层硅厚度。但是，目前的FDSOI器件工艺中，由于超薄的channel，在Spacer1 ET和S/D EPI生长前的HM ET会将PMOS SiGe衬底刻蚀掉，导致S/D EPI无法生长，后续CT打穿BOX，导致器件失效。

发明内容

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种能提高FDSOI PMOS EPI生长所需衬底厚度的方法。

为解决上述技术问题，本发明提供的FDSOI源漏外延生长方法，包括以下步骤：

S1，按现有技术制造FDSOI直至沉积第一层隔离侧墙；

S2，刻蚀去除绝缘体硅顶部和栅极顶部的第一层隔离侧墙，保留栅极两侧的第一层隔离侧墙；

S3，绝缘体硅顶部生长硅外延，打开沟槽窗口；

S4，NMOS源漏区域第一材料外延生长；

S5，PMOS源漏区域第二材料外延生长，锗硅生长前清洗后所剩余的锗硅层厚度大于PMOS源漏外延生长所需要厚度的最小值；

S6，刻蚀去除第一层隔离侧墙底部旁的外延硅，采用现有技术执行后续工艺。

可选择的，进一步改进所述FDSOI源漏外延生长方法，所述第一材料为硅或锗硅，所述第二材料为锗硅。

可选择的，进一步改进所述FDSOI源漏外延生长方法，第一层隔离侧墙是氮化硅隔离侧墙。

可选择的，进一步改进所述FDSOI源漏外延生长方法，实施步骤S4时，沉积硬掩膜层覆盖PMOS区域，生长硅外延，刻蚀工艺形成NMOS源漏区域，去除硬掩膜层。