[发明专利]编码器和解码器

权利要求书

1.一种编码器，包括处理电路，所述处理电路被配置为：

接收原始数据；

将所述原始数据划分为多个原始q位字；

从所述多个原始q位字组装包括N个原始q位字的数据包；

标识从所述N个原始q位字的值中缺失的第一编码器值(D1)和第二编码器值(D2)；

基于根据所述第一编码器值(D1)和所述第二编码器值(D2)从q位原始值至q位已编码值的一对一映射而将所述N个原始q位字编码，以生成N个已编码q位有效载荷字，所述N个已编码q位有效载荷字不含为全零的字并且不含为全一的字；

生成表示所述第一编码器值(D1)和所述第二编码器值(D2)的密钥；以及

传送所述密钥和所述N个已编码q位有效载荷字。

2.根据权利要求1所述的编码器，其中，所述处理电路被配置为基于q位原始值(x)与所述第一编码器值(D1)和所述第二编码器值(D2)的比较而将所述q位原始值(x)编码作为q位已编码值(x’)。

3.根据权利要求1所述的编码器，其中，所述第一编码器值(D1)和所述第二编码器值(D2)具有长度q-1的匹配前缀，

其中，算得值(E)对应于所述第一编码器值(D1)的q-1个最高有效位，并且

其中，所述密钥包括表示所述第一编码器值(D1)和所述第二编码器值(D2)的所述算得值(E)。

4.根据权利要求3所述的编码器，其中，所述处理电路被配置为通过对q位原始值(x)和所述算得值(E)计算异或运算而将所述q位原始值(x)编码作为q位已编码值(x’)。

5.根据权利要求1所述的编码器，其中，所述q位原始值的2^q个值的空间被划分为多个分组，每个分组包括连续的多个不同的q位原始值，并且

其中，所述处理电路被配置为通过以下操作而标识所述第一编码器值(D1)和所述第二编码器值(D2)：

标识所述多个分组中的一个分组，所述一个分组具有从所述N个原始q位字的所述值中缺失的两个q位原始值；以及

将所标识的分组中的所述两个q位原始值中的一个q位原始值标识作为所述第一编码器值(D1)，并且将所标识的分组中的所述两个q位原始值中的另一个q位原始值标识作为所述第二编码器值(D2)。

6.根据权利要求5所述的编码器，其中，所述q位原始值的所述2^q个值的所述空间被划分为G个分组，并且

其中，N小于或等于2^q-G-1。

7.根据权利要求5所述的编码器，其中，每个分组包括最多连续的三个不同的q位原始值，并且

其中，所述处理电路被配置为将所标识的分组中的所述连续的三个不同的q位原始值中的中间一个q位原始值选择作为表示所述第一编码器值(D1)和所述第二编码器值(D2)的算得值(E)。

8.根据权利要求7所述的编码器，其中，所述处理电路被配置为基于q位原始值(x)与所述算得值(E)的比较而将所述q位原始值(x)编码作为q位已编码值(x’)。

9.根据权利要求5所述的编码器，其中，每个分组包括连续的2^r个不同的q位原始值，

其中，所述第一编码器值(D1)和所述第二编码器值(D2)共用q-r个最高有效位，并且

其中，所述处理电路被配置为通过以下操作而生成表示所述第一编码器值(D1)和所述第二编码器值(D2)的所述密钥：

使用2r-1位将所述第一编码器值(D1)的r个最低有效位和所述第二编码器值(D2)的r个最低有效位编码以生成最低有效位码，所述最低有效位码具有至少一个转换；以及

将所述q-r个最高有效位与所述最低有效位码串接。