[发明专利]半导体结构及其制造方法

说明书

本文中阐述的一些实施方案提供一种半导体结构。所述半导体结构可包括在逻辑器件的第一侧处设置在半导体结构的载体晶圆上的逻辑器件。所述半导体结构可包括设置在逻辑器件的第二侧上的介电结构，所述第二侧与所述第一侧相对。所述半导体结构可包括形成在介电结构上的存储器件。

技术领域

本公开的实施例是有关于一种半导体结构及其制造方法。

背景技术

半导体结构可包括被配置成执行半导体结构的操作的逻辑器件及存储器件。举例来说，逻辑器件可存取存储在存储器件上的信息。半导体结构制造商试图生产更小且更复杂的半导体结构，以提高性能、降低功耗和/或节省电子器件中部署的宝贵空间。举例来说，半导体结构制造商试图减小包括逻辑器件及存储器件的半导体结构的部分的宽度和/或高度。

发明内容

本公开的实施例提供一种半导体结构。所述半导体结构包括逻辑器件，所述逻辑器件在所述逻辑器件的第一侧处设置在所述半导体结构的载体晶圆上。所述半导体结构包括介电结构，所述介电结构设置在所述逻辑器件的第二侧上，所述第二侧与所述第一侧相对。所述半导体结构包括形成在所述介电结构上的存储器件。

本公开的实施例提供一种形成半导体结构的方法。所述方法包括在晶圆上形成逻辑器件。所述方法包括将载体晶圆耦合到所述逻辑器件的第一侧，所述第一侧是与所述晶圆相对的侧。所述方法包括从所述逻辑器件的第二侧移除所述晶圆的至少一部分。所述方法包括在从所述逻辑器件的所述第二侧移除所述晶圆的所述至少一部分之后，在所述逻辑器件的所述第二侧上形成存储器件。

本公开的实施例提供一种形成半导体结构的方法。所述方法包括在SOI晶圆上形成逻辑器件。所述方法包括使用堆叠式晶圆结合将载体晶圆耦合到所述逻辑器件的第一侧，所述第一侧是与所述SOI晶圆相对的侧。所述方法包括从所述逻辑器件的第二侧移除所述SOI晶圆的至少一部分，所述第二侧与所述第一侧相对。所述方法包括在所述逻辑器件的所述第二侧形成介电层。所述方法包括形成穿过所述介电层延伸到所述逻辑器件的源极/漏极或导电结构的凹槽。所述方法包括在所述凹槽内形成导电结构。所述方法包括在所述介电层的表面及所述导电结构的表面上形成介电结构。所述方法包括在所述介电结构上形成存储器件。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是其中可实施本文中阐述的系统和/或方法的示例性环境的图。

图2A及图2B是本文中阐述的示例性半导体结构的图。

图3A至图3W是本文中阐述的示例性实施方案的图。

图4A至图4E是本文中阐述的示例性实施方案的图。

图5A至图5E是本文中阐述的示例性实施方案的图。

图6A至图6E是本文中阐述的示例性实施方案的图。

图7A至图7E是本文中阐述的示例性实施方案的图。

图8A至图8E是本文中阐述的示例性实施方案的图。

图9A至图9C是本文中阐述的示例性实施方案的图。

图10是图1所示一个或多个器件的示例性组件的图。

图11及图12是与形成半导体结构相关的示例性工艺的流程图。

具体实施方案